智能数字控制系统 第6页

智能数字控制系统 第6页

后，此管脚上出现两个机器周期的高电平将使单片机复位。在RST与Vcc管脚之间连接一个10-20uF的电容，RST与Vcc管脚之间连接一个约8.2k欧的电阻，就可实现上电复位功能。

2、/EA/Vpp（31脚） /EA为访问内部或外部程序存储器的选择信号。若使用CPU片内的程序存储器单元，/EA端必须接高电平，当PC值小于0FFFH时，CPU访问内部程序存储器；当PC值大于0FFFH且外部有扩充的程序存储器时，CPU将自动转向执行外部程序存储器内的程序。若使用片内无ROM/EPROM的CPU时，/EA必须接地。CPU全部访问外部程序存储器。

对片内EPROM编程时，此管脚（作Vpp）接入21V编程电压。

3、ALE//PROG（30脚）当访问外部存储器时，ALE信号的负跳变将P0口上的低8位地址送入锁存器。即使不访问外部存储器，ALE端仍以固定的振荡器振荡频率的1/6速率输出正脉冲信号，此时可用它作为对外输出的时钟或定时脉冲。但要注意，每当访问外部数据存储器时，将跳过一个ALE脉冲，以1/21的振荡频率输出。

对片内EPROM编程时，该管脚（/PROG）用于输入编程脉冲，ALE端能驱动（吸收或输出电流）8个LSTTL负载。

4、/PSEN（29脚） 外部程序存储器读选通控制信号，低电平有效。以区别读取外部数据存储器。在读取外部程序存储器指令（或常数）时，每个机器周期产生两次/PSEN有效信号。但执行片内程序存储器取指令时，不产生/PSEN信号。/PSEN信号同样能驱动8个LSTTL负载。

（1）    输入/输出口线

1、P0口（32-39脚） 8位漏极开路型双向并行I/O口。在访问外部存储器时，P0口作为低8位地址/数据总线复用口，通过分时操作，先传送低8位地址，利用ALE信号的下降沿将地址锁存，然后作为8位双向数据总线使用，用来传送8位数据。

在对片内EPROM编程时，P0口接收指令代码；而在内部程序验证时，则输出指令代码，并要求外接上拉电阻。

外部不扩展而单片应用时，则作双向I/O口用，P0口能以吸收电流的方式驱动8个LSTTL负载。

2、P1口（1-8脚）  具有内部上拉电阻的8位准双向I/O口。在片内EPEOM编程及校验时，它接收低8位地址。P1口能驱动4个LSTTL负载。

对8032/8052，其中P1.0和P1.1还具有第二变异功能：P1.0（T2）为定时器/计数器2的外部事件脉冲输入端。P1.1（T2Ex）为定时器/计数器2的捕捉和重新装入触发脉冲输入端。

3、P2口（21-28脚）  8位具有内部上拉电阻的准双向I/O口。在外接存储器时，P2口作为高8位地址总线。在对片内EPROM编程、校验时，它接收高位地址。P2口能驱动4个LSTTL负载。

此设计中以8031为中央处理器。其P0口作地址总线低8位和数据总线（分时复用），P2口作为地址总线高8位，P3口中P3.6（/WR）、P3.7(/RD)、P3.2（/INT0）及29脚（/PSEN）、30脚（ALE）、9脚（RESET）为控制线。整个系统在8031控制下，协调工作。

二、 存储器

     有关存储器部分，主要由74LS138译码器、74LS373锁存器、6264RAM芯片构成。其部分原理图如下图所示：若图片无法显示请联系QQ752018766

1、 74LS138存储器译码器

    存储器译码器由74LS138完成。74LS138的8脚接地，16脚接高电平，G1（6脚），正常工作状态下，使能端G1（6脚）接高电频，/G2A（4脚）、/G2B（5脚）接低电平，其输入端A、B、C分别接8031的地址总结A3、A4、A5，因些根据74LS138功能表（表3-1）及上述条件，得到：当地址的高8位A15-A8为11111111时，经过74LS30与非门，接入译码器的/G2A（4脚）和/G2B（5脚），同时A7为1，接入译码器的G1（6脚），使译码器开始工作。当A5、A4、A3为111时，74LS138的Y7端输出低电平（其它端输出高平），即选中Y7，经过与门，输出低电平，与8155的使能端/CE相接，给8155提供正常工作的条件。

74LS138真值表（表3-1）：

2、 74LS373

     程序存储器扩展时，地址锁存器信号为ALE。管脚图如附录所示。

     74LS373有3种状态：

（1） 当/OE为低电平且LE为高电平时，输出端状态和输入端状态相同，即输出跟随输入；

（2） 当/OE为低电平且LE由高电平降为低电平（下降沿）时，输入端数据1D～8D锁入内部寄存器中，内部寄存器的数据与输出端相同，当LE保持为低电平时，输入端状态不能被锁存，即不会影响输出端状态；

（3） 当/OE为高电平且LE为低电平时，74LS373的输入端1D～8D与输出端1Q～8Q隔离，即不能锁存，锁存器缓冲三态门也不能被使能。

     此系统作低8位地址/数据地址锁存器时，将/OE置成低电平，锁存允许信号

LE受控于8031地址有交锁存信号ALE，当外部地址有效信号ALE使LE变为高电

平时，74LS373内部寄存器便处于直通状态，当LE下降为低电平时，立即将锁存

器的输入端1D～8D锁入内部寄存器中。

3、 6264存储器

    6264是8K*8的静态随机存储器芯片，由单一+5V供电，额定功耗为220mW，

典型存取时间为200ns。为28线双列直插式封装，其引脚图如下图所示：

A0～A12为片内13位地址线，D0～D7为8位数据线，CS1，CS2为片选信号线，/OE、/WR为读，写信号线。若图片无法显示请联系QQ752018766

三、 键盘、显示器接口——8155

可编程接口芯片8155是开发机的扩展接口，主要用来接收键盘输入和显示器输出，是人机对话的关键环节。

1、8155管脚图如下图所示。若图片无法显示请联系QQ752018766

AD0-AD7 为地址数据总线，单片机和8155之间的地址、数据、命令、状态信息都是通过这个总线口传送。

ALE为地址锁存信号输入线，在ALE的下降沿将单片机P0口输出的低8位地址

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>