基于DSP的DTMF通信系统 第4页
冲或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。
7、串口
C5402中不同的型号器件配置的串口的功能不同。分成四种，即单通道
同步串口SP、带缓冲器单通道同步串口BSP、并行带缓冲器多通道同步串
口McBSP及时分多通道带缓冲器串口TMD。
8、主机通讯接口HPI
HPI提供与主机通讯的并口，信息通过C5402的片上内存与主机进行进行数据交换。
9、定时器
软件可编程定时器，产生定时中断。
10、中断系统
C5402具有硬件和软件中断最多17个，不同型号器件配置不同。一般硬件中断分为两类，片外外设引起的硬中断及片内外设引起的硬中断和软件中断。中断管理的优先级固定，有四种工作方式。
C5402的片内存储空间分为三个可选择的部分，分别是64K字的程序间、数据空间、I/O空间。这里ＲＡＭ包括两种类型，一是只可一次寻址的ＳＡＲＡＭ，二是可以两次寻址的ＤＡＲＡＭ。同时，还有数据存储器０页映射的２６个特殊功能寄存器。不同芯片存储空间大小配置不同。ＣＰＵ的并行结构和片上ＤＡＲＡＭ的配合，可以使‘Ｃ５４ｘ在１个指令周期内同时执行４次操作，包括１次取指、2次读操作数、1次写操作数。
‘C54x所有片内和片外程序存储器以及片内和片外数据存储器分别统一编址，因此，通过工作方式寄存器PMST的3个位控信息MP/MC、OVLA、DROM，可以方便地将片内RAM定义为程序或数据存储器。若图片无法显示请联系QQ752018766
图 3-2 TMS320VC5402的存储器分配
由图3-2可见，程序存储器空间定义在片内还是片外由MP/MC和OVLA决定。CPU工作方式控制位MP/MC决定4000H~FFFFH程序存储空间的片内、片外空间分配。
MP/MC=1，4000H~FFFFH程序存储空间全部定义为片外存储器。
MP/MC=0，4000H~EFFFH程序存储空间定义为片外存储器，FF00H~FFFFH程序存储空间定义为片内存储器。
OVLA位决定0000H~3FFFH程序存储空间的片内、片外分配控制。
OVLA=1，0000H~007FH保留，程序无法占用。0080H~3FFFH定义为片内DARAM。
OVLA=0，0000H~3FFFH全部定义为片外程序空间。
数据存储空间片内、片外存储器统一编址，0000H~007FH为特殊功能寄存器空间，0080H~3FFFH为片内DARAM数据存储空间，4000H~EFFFH为片外数据存储空间。
F000H~FFFFH由DROM位控制数据存储空间的片内和片外分配。
DROM=1，F000H~FEFFH定义只读存储空间，FF00H~FFFFH保留。
DROM=0，F000H~FEFFH定义片外数据存储空间。若图片无法显示请联系QQ752018766
C5402的程序存储器有可寻址
为了增强处理器的性能，对片内程序区按512K字分成若干块，CPU可以同时对不同的块进行取指或读数操作。复位时，中断向量映像到程序空间的FF80H，复位后，这些向量可以被重新定位到程序空间的任何一个512K字的起始点。C5402有4K字片内ROM，如图3.4所示。4K字ROM的地址范围为F800H~FF80H，其中内容由TI公司定义。用户程序不能占用片上ROM空间。
C54x的片内数据存储器根据型号不同其容量范围为10K字~200K字，包括片上ROM、DARAM、SARAM。当CPU产生的数据地址在片内数据存储器范围内时，便直接对片内数据存储器寻址。当CPU产生的数据地址不在片内数据存储器范围内时，CPU自动对片外数据存储器寻址。
为提高CPU并行处理能力，片内DARAM和数据ROM细分成80H个存储单元构成的若干数据块。用户可以在一个指令周期内从同一块DARAM或ROM中取出2个操作数，并将数据写入另一块DARAM或ROM中。图3.5为DARAM前1K字的数据存储器配置图。0000H~001FH中的26个存储单元为CPU的特殊功能寄存器。0060H~007FH为32字的暂存存储器。从0080H开始将DARAM分成每80H（256）个存储单元为一个数据块，以便于CPU的并行操作，提高芯片的高速处理能力。寻址存储器映像CPU寄存器无需等待周期，存储器映像外设寄存器至少需要2个机器周期，由片内外设电路决定。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>