您现在的位置：毕业论文 >> 论文 >> 正文

基于VHDL语言的FIR滤波器设计第6页

更新时间：2008-5-26: 来源：毕业论文

每个数码管内部主要由8个发光二极管组成，排成8字形，a-g为构成显示符号的7段码输入端，h为小数点输入端，送高电平对应段的发光二极管，从而显示符号。本设计最终输出的是5位的十进制数，用到了5个数码管，这就要求使用数码管位选。位选使用方法：在位选选中一个数码管情况下送出段码，在该数码管中显示段码字符，然后接着选中其他数码管，送其他字符。在送处的位选足够快的情况下，人眼就分辨不出是一位一位显示出来的，给人的感觉就是一起显示的。在设计中采用32768Hz的信号来产生位选数据。

4.3 FIR滤波器的系统设计

FIR滤波器原理图如下：

若图片无法显示请联系QQ752018766图4-5 8阶FIR低通滤波器顶层原理图

为便于理解整个设计，现将系统的运行过程说明如下：

首先是由芯片ICL8038产生模拟信号，由OUT接口接入A/D转换芯片TLC5510的IN接口，此部分由外接电路完成。采样频率由AD模块，即分频器提供，此分频器为50分频，输出的脉冲信号频率即采样频率，为120KHZ。DEL模块主要实现锁存的功能，由于要在数码管上观察最后的显示结果，所以将数据先锁存，然后用一个较低频率的脉冲，使数据以较低的速率传输，此处的脉冲选择1HZ。FIR模块则是将输入过来的数据与系数进行卷积运算。下一个模块ZHUAN就是将FIR模块输出的16位的二进制数进行进制的转换，转为二-十进制的BCD码，最后的XIAN模块就是将最终的结果在数码管上显示出来。

4.4 仿真结果分析

在系统仿真中，在MATLAB中设计一个幅度为1的20KHZ正弦波，使用120KHZ的采样器对其采样，得到的采样值取8个数据，分别是0，0.9511，0.5878，-0.5878，-0.9511，0，0.9511，0.5878。转换为8位二进制补码分别为：00000000，01111011，01001011，10110101，10000111，00000000，01111011，01001011。在MAXPLUSII中将其输入到乘累加模块的输入端，下面列出输出的系统仿真波形图：

若图片无法显示请联系QQ752018766

图4-6 FIR滤波器的仿真输出

将图中得到的仿真输出结果转换成小数后与使用MATLAB计算得到的结果相比有一定的误差，误差主要是由系数量化而造成的量化误差。仿真图中的延时主要是由乘法器和加法器的延时所产生。

4.5 实验结果分析

为了验证FIR滤波器的实际滤波器效果，使用EDA实验箱所提供的A/D及D/A转换芯片，组成了一个测试系统。

由于D/A转换芯片的输入为8位二进制补码输入，而经过乘累加运算后输出数据为16位，因此作一截取模块，取其高8位送入D/A转换模块。此测试用的滤波器顶层原理图如下所示：

若图片无法显示请联系QQ752018766

图4-7 测试用FIR滤波器顶层原理图

测试系统如图4-8所示，本系统包括了3个部分：模拟信号输入部分、实验电路和示波器。实验电路主要包括一个A/D转换电路、FIR滤波器电路和D/A转换电路。

在测试中，输入的模拟信号先经过A/D转换电路，转换后的数字信号送入用FPGA实现的FIR滤波器电路进行滤波处理，滤波后的输出仍然是数字信号，因此再通过一个D/A转换电路将输出的数字信号转变为模拟信号，采用示波器来观测滤波前后的结果。

若图片无法显示请联系QQ752018766

图4-8 测试系统组成框图

EDA实验箱提供3种模拟信号，分别是AJ4-方波，AJ5-正弦波和AJ6-三角波，而频率分为三个频率段，电容值越小输出频率段的频率越大。使用示波器测试3个频率段所对应的频率范围分别是：AJ1:50KHz～1KHz;AJ2:5KHz～0Hz;AJ3:1KHz～0Hz。将AJ4和AJ3短接，则输出模拟信号为频率在1KHz以内的方波，将其接入系统中，由示波器可观察，经过数字滤波后，输出依然为同频率的方波，在通带范围内的波形“无失真”的通过。再将AJ1短接，调节AJ0，使其频率尽量大，这时示波器显示检测到直流通过，由此可见，在阻带范围内的波已基本被滤除，实验与理论分析相一致。