数字密码锁ISP器件VHDL编程EDA技术 第7页

当于 ispLSI/ispMACH 5000 器件的一半。所以，对于需要 36 个以上的输入的“宽”逻辑功能，ispLSI/ispMACH 5000 的性能表现比传统的 CPLD 器件结构高出 60%。

（9）ispXPLD^TM 5000MX 系列

ispXPLD5000MX系列，又包括ispXPLD^TM5000MB/5000MC/5000MV等品种。ispXPLD^TM 5000MX 系列代表了莱迪思半导体公司全新的 XPLD（eXpanded Programmable Logic Devices）器件系列。这类器件采用了新的构建模块－多功能块（MFB: Multi-Function Block）。这些 MFB 可以根据用户的应用需要，被分别配置成 SuperWIDETM 超宽（136个输入）逻辑、单口或双口存储器、先入先出堆栈或 CAM。

ispXPLD 5000MX 器件将 PLD 出色的灵活性与 sysIOTM 接口结合了起来，能够支持 LVDS、HSTL 和 SSTL 等最先进的接口标准，以及比较熟悉的 LVCMOS 标准。sysCLOCK^TM PLL 电路简化了时钟管理。ispXPLD 5000MX 器件采用了拓展了的在系统编程技术，也就是 ispXP 技术，因而具有非易失性和无限可重构性。编程可以通过 IEEE 1532 业界标准接口进行，配置可以通过莱迪思的 sysCONFIGTM 微处理器接口进行。该系列器件有 3.3、2.5 和 1.8 伏供电电压的产品可供选择（对应MV、MB和MC系列），最大规模1024个宏单元，最快300MHz。

ispLSI/MACH器件都采用EECMOS和EEPROM工艺结构，能够重复编程万次以上，内部带有升压电路，可在5V、3.3V逻辑电平下编程，编程电压和逻辑电压可保持一致，给使用带来很大方便。具有保密功能，可防止非法拷贝。具有短路保护功能，能够防止内部电路自锁和SCR自锁。推出后，受到了极大的欢迎，曾经代表了CPLD的最高水平,但现在Lattice公司推出了新一代的扩展在系统可编程技术(ispX),在新设计中推荐采用ispMACH系列产品和ispLSI5000VE,全力打造ispXPLD器件,并推出采用扩展在系统可编程技术的ispXPGA系列FPGA器件,改变了只生产CPLD的状况。

————————————————————————————————————

                                                  第  16 页

工程技术学院毕业设计（论文）专用纸

————————————————————————————————————

2.2 CPLD器件介绍

Lattice公司的ispLSI系列CPLD是在GAL器件的基础上开发的，其结构主要包括以下几个部分：通用逻辑块（Generic Logic Block，GLB）、全局布线区（Global Routing Pool，GRP）、输出布线区（Output Routing Pool，ORP）、输入输出单元（Input/Output Cell，IOC）、时钟分配单元和加密单元，典型结构如图2.11。

（1）通用逻辑块GLB

通用逻辑块GLB是 ispLSI器件结构的基本单元和关键部分，图2.6中用A0…D7来标示，ispLSI1032E共有32个这样的GLB，ispLSI1000/2000系列的GLB有18个输入，用来驱动20个乘积项（Product Term ，PT）的阵列，这些乘积项提供四个输出，可输出至GRP或I/O单元。ispLSI3000/6000系列使用双GLB（Twin GLB），可以提供更宽的逻辑功能（24个输入，用来驱动两组各20个乘积项的阵列，这些乘积项提供两组共8个输出）。ispLSI5000V系列采用的GLB与前几个系列有较大差异，GLB包含32个宏单元，ispLSI8000系列的GLB与ispLSI5000V系列相类似，但由20个宏单元组成。ispLSI5000V/8000的GLB与ATERA公司的LAB结构差不多，下面主要介绍ispLSI1000/2000/3000系列的GLB，典型结构如图2.12。

GLB的内部逻辑由与阵列、乘积项共享阵列、可配置寄存器（OLMC）和控制部分组成。

GLB的与阵列（And Array）接受来自全局布线区GRP的输入信号，这些信号可以来自反馈信号，也可以来自外部I/O输入。与阵列用于组合逻辑中，产生乘积项。与ALTRA的MAX系列中的逻辑阵列相同。

乘积项共享阵列（Product Term Sharing Array，PTSA），允许来自与阵列的任意乘积项被任意的GLB输出共享，可消除相同乘积项组。PTSA与ALTRA的MAX系列中的乘积项选择矩阵相通。逻辑宏单元（OLMC，Output Logic Macro Cell）接受来自PTSA的全部输出，OLMC包含一个带有异或门输入的D型触发器，允许每个GLB输出配置成组合型（与或、异或）或寄存器型（D、T、JK触发器）。OLMC也就是ALTRA的MAX系列中可编程寄存器。

全局同步时钟信号或内部产生的异步乘积项时钟信号用于GLB，使得GLB更加灵活。

在ispLSI1000系列器件中，8个GLB，16个I/O单元，2个专用输入和1个ORP连接在一起，构成一个巨块。8个 GLB的输出通过ORP和16个一组的通用I/O单元连接在一起。ispLSI1032E有4个这样的巨块。

在ispLSI3000系列器件中，4个双GLB构成一个巨块，任一巨块设有专用输入。对于单I/O系列器件，设有一个输出布线区ORP，总共32个输出只有16个馈送到I/O单元，16个作为反馈输入；对于双I/O系列器件，设有两个输出布线区ORP，总共32个输出馈送到I/O单元，每个GLB输出有一个I/O单元。

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]  ... 下一页  >>