语音处理DSP系统设计 第10页
2.2.3 A律PCM编码
由于实现上的困难，国际上使用13折线法来近似A律PCM。其方法是将输入信号幅度归一化，范围为（-1，1），将其分为不均匀的16段区间，正负方向相同，我们在此仅对正数范围（0.1）进行介绍划分的方法:取0-1/128为第一区间,取1/128—1/64为第二区间，取1/64—1/32为第三区间，一直到取1/2-1为第八区间，输出信号则均匀划分为8个区间：0-1/8为第一区间，…，7/8-1为八区间，将点（1/128，1/8）与（0，0）相连，将点（1/64，2/8）与（1/128，1/8）相连，……这样得到由8段直线连成的一条折线（事实上由于第一区间和第二区间的直线斜律相等，故只有7条直线），此折线与A=87.6的对数压缩曲线相近，做出图7。
图7国际A律13折线线对数量化特性曲线
2.2.4数字滤波器
本部分是为了加强语音效果，滤除外部环境噪音频率，附加了数字滤波器的MATLAB仿真部分。
利用窗函数来设计FIR滤波器是滤波器设计中很有效的方法，借助窗函数，我们可以获得满足指标且又能在实际中容易实现的滤波器。
窗函数设计方法的基本思想是：首先根据要求选择一个适当的理想滤波器：如理想低通滤波器，由于理想滤波器的脉冲响应是非线性且无限长的，为了能用FIR滤波器实现，我们用适当的窗函数来截取它的脉冲响应，从而得到线性相位和因果的FIR滤波器，通过合理地选择窗函数的长度，可以得到符合给定指标的理想滤波器近似的要求，（窗函数具有可调整的参数）。所以窗函数的设计的核心是选择一个合适的窗函数的理想滤波器。
常用的窗函数有：矩形窗，Hamming窗，Kaiser窗。
其中Kaiser窗是具有最接近最优化的窗函数之一。对于给定的阻带衰减，它提供了最大的主瓣宽度，从而提供最陡的过渡带。
从上面的分析中，我们可以看出利用窗函数设计FIR滤波器的基本思想是：根据给定的滤波器技术指标，适当选择滤波器的长度和窗函数，使其符合设计要求。在FIR滤波器的设计中，所选用的窗函数对滤波器的性能有很大的影响，一般，都采用Kaiser窗函数进行滤波器的设计，因为它们窗结构接近最优化，而且根据不同的参数可调整滤波器的各项指标。
FIR滤波器的特点是很容易做到精确的线性相位特性，这一点是IIR滤波器很难做到的。
图8用Kaiser窗口函数设计低通滤波器
3 课题的设计
课题的设计包括总体设计，即任务框图，系统组成及各部分功能；又包括详细设计，即具体框图，相关的理论和测试的结果。
3.1总体设计
本部分主要说明系统组成，各部分功能。特别是对TMS320VC5000系列的数字信号处理器的说明。并利用框图描述本课题的任务。
3.1.1语音处理硬件系统技术分析。（包括系统组成，各部分功能）
本设计需TMS320VC5410数字信号处理器，12位串行A/D转换部分，12位串行D/A转换部分，8位并行A/D转换部分，256K扩展内存和HPI接口等部分构成。
TMS320VC5410数字信号处理器，是本设计的核心。
TMS320VC5410硬件结构基本上可分为3大部分：（1）CPU。包括算数逻辑单元，乘法器，累加器，移位寄存器，各种专门用途的寄存器，地址生成器以及内部总线；（2）存储器系统。包括16~24位外接存储器接口，片内的程序ROM，片内单访问的数据RAM和双访问的数据RAM；（3）片内的外设与专用硬件电路。包括片内的定时器，各种类型的串口，主机接口，片内的锁相环（PLL）时钟发生器以及各种控制电路。
TMS320VC5410的主要特性：（1）CPU部分。先进的多总线结构，具有1条程序存储器总线，3条数据存储器总线和4条地址总线。40位算数逻辑单元（ALU），包括40位的桶形移位寄存器和2个独立的40位的累加器。并行加法器与一个40位的专用加法器结合在一起，用于非流水线的单周期乘/累加操作。比较，选择和存储单元（CSSU），用于VITERBI操作中的加/比较选择。指数编码器用于在单周期内计算40位累加器的指数值。2个地址生成器，包括8个辅助寄存器和2个辅助寄存器单元。（2）存储器系统。具有16位192K字的可寻址空间：64K字程序空间，64K字数据和64K字的I/O空间，同时还具有多达256K字~8M字的扩展地址空间。片内的存储器结构及容量，根据型号有所不同。（3）在片外设和专用电路。软件可编程等待状态寄存器。可编程的存储器。片内的锁相环（PLL）时钟发生器，可采用内部震荡器或外部的时钟源。外部总线关断控制电路可用来断开外部数据总线，地址总线和控制信号。数据总线具有数据保持特性。可编程的定时器。可与主机直接连接的8位并行主机接口（HPI），有的还包括扩展的8位并行的主机接口（HPI8）和16位并行主机接口（HPI16）。片内的串口根据型号不同可分为全双工的标准串口，支持8位和16位数据传送，时分多路（TDM）串口，缓冲串口（BSP）以及多通道缓冲串口（McBSP）.
设计中主要使用：64K/32K片上RAM，8M程序寻址空间，3个多通道自动缓冲串口（McBSP），6通道直接内存存储功能（DMA），8比特并行HPI接口。
12位串行A/D 转换器。主要负责语音输入过程中的采样和量化，输出的是均匀量化的12位码。主要由MAX1246模/数转换芯片组成，该芯片由一个四通道复用器（处理板只用了0和1两个通道），高带宽跟踪，保持，最高转速速率达133K/s，与处理器通过McBSP0口连接。
12位串行D/A转换器。主要负责语音输出过程，将处理器处理后的数字信号还原成模拟信号。由MAX531数/模转换芯片构成，该芯片可提高供最高40K/s的转换速率，因为要保留足够的处理时间，因此将转换率定为2.5M/s，其对应I/O口地址为0x8000。
256扩展内存。 分别对应地址为0x28000~0x2FFFF，0x88000~0x8FFFF，0x98000~0x9FFFF。
HPI接口。主机通过并行接口连接到处理器HPI接口，在主机和处理器间建立了一条高速数据通道。通过这一通道，主机可方便，快捷地与处理器进行通讯，并可双向发出中断信号。
8253定时器和8255可编程控制器通过送入控制字来完成声音的生成。
3.1.2本设计的任务框图
图9语音处理框图
图9是DSP处理的部分，也是本设计的核心内容。
其中A/D与D/A的任务是通过模/数与数/模转换实现语音信号的输入与输出。
A律压缩是将MAX1246采样编码后的12位的码流进入TMSVC5410（DSP）的串口——McBSP0，并向TMSVC5410的CPU发出中断请求(rint0),再将接收到的12位数据转换成8位的A律PCM码，实现语音压缩。
利用8253和8255可编程控制器实现声音的生成。根据音符与频率（频域），节拍（时域）一一对应的关系，利用8253定时器的方波信号和8255可编程器打开扬声器的门来发出声音。
3.2详细设计
本部分是在上述总体设计的基础上，提出具体实现每个模块的具体程序框图和相关原理。并说明设计结果。
3.2.1语音的输入与输出（即A/D和D/A部分）
利用MAX1246A/D和MAX531D/A可实现语音的输入与输出，但关键问题是保证输入信号与输出信号的一致，这就要求抽样频率满足抽样定理。
3.2.1.1抽样的基本原理
先介绍抽样的基本原理：抽样是对模拟信号进行周期性的扫描，把时间上连续的信号变成时间上离散的信号，我们要求经过抽样的信号应包括原信号的所有信息，即能无失真地恢复出原模拟信号，抽样速率的下限由抽样定理确定。
由以上说明可知，抽样的意义是把模拟信号变换成时间上离散的信号，也就是说用一系列在时间上间隔出现的脉冲调幅信号来代替原来的模拟信号，模拟信号经过抽样后变成抽样脉冲的波形图，其中的x（t）为模拟信号，Ts为抽样周期，fs=1/Ts为抽样频率，S（t）是抽样脉冲，抽样值出现是等间隔的，脉冲幅度随模拟信号变化而变化；Xs (t)是抽样值。
实现抽样的方法很简单，只需有三个乘法器即可.
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
语音处理DSP系统设计 第10页下载如图片无法显示或论文不完整，请联系qq752018766
