LED显示屏的扫描算法 第4页
5
控制，控制信号由虚框中的控制逻辑产生。控制逻辑依据接口信号的意义，独立控制各个
LED。开关阵列可以采用各种形式，一般用电子开关（三极管或MOS管），甚至可以是控
制逻辑中的一部分。接口信号可以是串行逻辑或是并行逻辑。串行逻辑不但接口简单，而且
容易级联，组成更大的阵列，所以使用更为广泛。实际的屏体还采用了扫描点亮方式，这在
下文将详细论述。
早期的LED屏体都是由LED显示屏生产厂家自主设计的，各个厂商的屏体结构原理大致
相同然而接口却都不同。随着LED显示屏的广泛应用，行业分工逐渐细化，导致屏体的设计
和扫描驱动控制电路的设计逐渐分离，一些专业厂商生产了各种形式的显示驱动模块，从而
使屏体结构逐渐标准化，同时也方便了通用驱动控制电路的设计。
2.3.2显示驱动模块
显示驱动模块具有标准的尺寸，串行接口，可以级联，并采用了扫描点亮方式。显示驱
动模块已经按照不同的线数进行了分类，模块将若干行LED组成一组，每次点亮一行，使用
时将各个行顺序点亮的，如果以16行为一个循环，则这种屏体就是上文中提到的16线屏体，
同理如果是4行一个循环，就称为4线屏体。驱动模块的数据接口采用串行方式，内部设置
串行、并行两组寄存器，通过时钟将数据串行输入模块，通过锁存信号将串行数据存入并行
寄存器的同时更新屏体显示。模块按照基色的数量可分为单基色、双基色、三基色几种，其
中三基色驱动模块为设计全彩色LED显示屏提供了准备条件。下面例举了4线三基色驱动模
块的形式和接口，如图3：
驱动模块的接口信号有串行时钟信号CLK，数据信号D，锁存信号STR，行选择信号A、
B和模块有效信号RES。表1简要介绍了接口信号的作用。
符号名称功能描述
A，B行选择决定每组4行中的哪一行点亮，00对应于第一行点亮，01
对应于第2行等等
CLK串行时钟上升沿将数据锁存入驱动模块中的串行寄存器
DR，DG，DB数据输入分别对应于三种基色（红绿蓝）的数据
STR数据锁存上升沿将串行数据锁存入并行寄存器，同时屏体显示更新
RES模块使能有效时屏体点亮，无效时屏体熄灭
表1驱动模块接口信号
其原理可以用图4来说明，图4中的数据线DATA代表其中一种基色的数据如红色，另
外的两路基色与前者具有相同的结构，其中除数据信号外，其它所有信号都与下图中的信号
并联，而3片74139也可以只用一片。
图3 4线三基色显示驱动模块形式和接口东南大学硕士学位论文
6
对图4的若干说明：
1.串行数据通路是使用一连串的74595来实现的，74595具有串行输入输出，内
部有两组寄存器，分别用来存储串行和并行数据，符合对串行结构屏体的要求。
当然实际的芯片可以不是74595而是其它性能更好的LED专用驱动芯片，具有
非常好的恒流性能，但原理却是相同的。
2.行选是通过74138或74139等译码器来实现。模块的使能接到了译码器的使能
端，无效时，所有行管都截止，屏体LED熄灭。
3.为了支持级联，信号进入模块后首先由74245隔离（图中未画出），然后分为
两路，一路用于驱动本模块显示电路，另一路用于级联，这样可以使各个信号
的延时减小，使模块的级联数增加。
还可以看出对于同样的16行LED，如果使用16线屏体，需要横向一组74595，而
使用4线屏体，则需要4组74595，可见线数越小，屏体结构越复杂。例如双基色16
线模块两层PCB就足够了，而常用的3基色4线屏体要4层PCB板才能布通。另外一点，
考察驱动模块正常工作时的亮度，在单位时间内16线的屏体的每行只能点亮
16
1的
时
间，而4线的屏体却点亮
4
1
的时间，因此从宏观的效果上来看，16线屏体的亮度要小
于4线屏体亮度。所以线数越少，相对同样的LED构成的屏体，亮度越高。
由于模块使用中需要逐个级联，模块间信号会发生畸变，所以驱动模块一般有下面两个
参数来说明其级联性能。
max
f：最大CLK频率，时钟信号的在传播中会发生畸变，所以频率有一个上限值，
图4显示驱动模块原理图第二章LED显示屏系统概述
7
计为m
ax
f。
max
M：在模块级联时，信号也会发生畸变，所以模块级联数也有一个上限，计为
max
M。
影响这两个参数的因素有许多，两者之间也有某些相关性，但一般只考虑厂商提供的数
据即可。通常
max
f可以到10M；而
max
M能取到很大，可以这样理解：使用64象素宽的模
块，实用中当级联达到1280象素宽时仍然有效，即20
max
M>，这已经是个很大的数子。
但有时这个参数的取值却不一定，最好实际测试一下。另外在设计驱动模块时各路信号的延
时之间的差值越小，则可实现的级联数越大。选择合适的芯片可以使级联数增大，而级联数
增大无疑对显示屏的设计带来更多便利。
2.3.3屏体结构
屏体是使用驱动模块组装成的，在水平方向驱动模块级联；在垂直方向，模块并联。级
联的驱动模块对外部只有一组接口。最后屏体的接口就是垂直方向上的一组接口。例如要构
造192×64的显示屏，其屏体可以采用32×16的16线驱动模块以图5所示的方式构造，注
意图示是屏体的背面，正面是LED点阵。
在水平方向使用6个模块，之间用排线相连。垂直方向使用4组这样的模块，最终屏体
的接口就是图左边的4根排线就是屏体的控制线。
另外理论上也可以用其它方式级联，但那样要么需要过长的排线，要么会使扫描寻址的
复杂性增加，故一般不采用其它的屏体构成方式。
2.4扫描控制部分的原理
显示驱动模块构成了屏体，而扫描控制部分则产生用于驱动屏体的信号，来使屏体显示
需要的图像。仍然以上一节的屏体为例，如果将纵向4组信号线中除了数据线外其它线都并
联到一起，则屏体的控制信号为：
CLK：上屏时钟
DATA0～DATA3：与时钟同步的4根数据线
图5屏体结构东南大学硕士学位论文
STR：锁存
RES：使能
ABCD：行选信号
控制可以按面的时序进行：
1.通过192个时钟上升沿将数据串行输入屏体
2.禁止RES，熄灭屏体
3.通过锁存信号将串行数据存入并行寄存器
4.同时切换行选信号ABCD，使数据显示到新的一行
5.使能RES，点亮屏体，此时新的一行点亮，原来一行熄灭
6.重复过程1～5，当行选到第16后，下一次选择第一行
整个过程可以用图6来表示：
另外还可以其它方式控制，如将纵向4组信号中的前两组的时钟并联到一起，后两组的
时钟并联到一起，再将除数据外的所有其它信号并联在一起。分别将第1、第3组和第2、
第4组的数据并联成为两路数据。则屏体控制信号为：
CLK0，CLK1：两路时钟
DATA0～DATA1：可以分别与两路时钟同步，哪路时钟起作用，数据就输入相应的组
STR，RES，ABCD
这样扫描方式也有了相应的变化：
1.CLK1保持不变（恒高或恒低），CLK0的192个时钟上升沿将数据串行输入屏体的
第1、第2组，之后CLK0保持不变
2.CLK0保持不变（恒高或恒低），CLK1的192个时钟上升沿将数据串行输入屏体的
第3、第4组，之后CLK1保持不变
3.禁止RES，熄灭屏体
4.通过锁存信号将串行数据存入并行寄存器
5.同时切换行选信号ABCD，使数据显示到新的一行
6.使能RES，点亮屏体，此时新的一行点亮，原来一行熄灭
7.重复过程1～6，当行选到第16后，下一次选择第一行
从上面的方案看出同样的屏体扫描方式却可以不同的扫描方式，时钟的增加换来了数据
的成倍减少。这里有着固有的联系，文章下面的部分将分析并阐述这些关系。
2.5术语提取与概念定义
【10】【11】
由以上对LED显示屏基本常识的介绍，提出如下若干术语并给予定义，在文章下面的
部分所提及的所有术语的意义均使用此部分的定义。
图6屏体扫描时序图
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
LED显示屏的扫描算法 第4页下载如图片无法显示或论文不完整，请联系qq752018766
