基于ARM的大屏幕LED显示系统的设计 第7页
中断向量表、储存系统地址重新映射、内存初始化，CPU在各模式下的堆栈设
置，将用户程序从ROM读到SDRAM中，在印RAM中运行程序t32一刘。
4.1.153C4510B芯片引脚及片外总线结构
如图4一1所示S3C451OB共有208只引脚，采用QFP封装。尽管S3C451OB
引雕p较多，但根据各自的功能，分布很有规律。
与MCS一51单片机相比，53C4510B芯片的引脚也构成了三总线形式。即:
(1)地址总线22根地址线。
(2)数据总线32根数据线，数据总线可以是8位、16位、32位。
(3)控制总线按输入输出分类，其中输出类型的引脚主要用于S3C4510B
对外设的控制或通信，由53C4510B主动发出，这些引脚的连接不会对53C4510B
自身的运行有太大的影响。而某些输入类型的引脚，其电平信号的设置是
53C4510B本身正常工作的前提，在系统设计时必须小心处理。53C4510B的主
要控制信号有:
L工TTLE(Pin49):大、小端模式选择引脚，高电平=小端模式，低电平=大
端模式，本系统使用小端模式，该引脚上拉;
TMODE(P1n63):高电平=芯片测试模式，低电平=正常工作模式，本系统该
引脚下拉，使芯片处于正常工作模式;
nEwA工T(Pin71):外部等待请求信号，该引脚上拉;
BOSIZE「1:O」(Pin74，Pin73):BANKO数据宽度选择;
ExtMREQ(Pin1OS):外部主机总线请求信号，该引脚下拉。
除此之外，S3C4510B芯片引脚还包括电源、时钟、复位和1/0口。电源引
脚和接地引脚有近50根，VDD、VSS。系统复位引脚nRESET(Pin82)，低电平复
位。18个可编程工/0口。与时钟信号有关引脚:XCLK(Pin80):系统时钟源，
接有源晶振的输出;CLKSEL(Pin83):时钟选择，该引脚下拉，使xCLK经过PLL
电路倍频后作为系统的工作时钟;CLKOEN(Pin76):时钟输出允许/禁止，该引
脚接高电平，使时钟输出为允许状态;F工LTER(Pin55):本系统使用PLL倍频
电路，在该引脚和地之间接82OpF的陶瓷电容。
对于53C4510B芯片来说，还有一个特点就是该芯片引脚包括了一些专用功
能模块的输入/输出线，如HDLC、uART、工IC、MAc等的接口田〕。
硕士学位论文
4.1.253C451OB芯片片内结构
1CPU内核概述
S3C451OB的CPU内核是由ARM公司设计的通用32位ARM7TDM工微处理器核，
图4一2为ARM7TDM工核的结构框图而」。整个内核架构基于R工sc(Roduced
工nstroC、ionSetComputer，精简指令集计算机)规则。
肛SC的概念是1979年美国加州大学伯克利分校在传统的CISC(ComPlex
工nstruc、ionSetCompu:er，复杂指令集计算机)结构基础上提出的，RISC并非
只是简单地去减少指令，而是把着眼点放在了如何使计算机的结构更加简单合
理地提高运算速度上。R工SC规则优先选取使用频率最高的简单指令，避免复杂
指令;将指令长度固定，指令格式和寻址方式种类减少;以控制逻辑为主叫。
图4佗ARM7TOMI核的结构框图
(1)指令类型:ARM7TDMI内核既能执行32位的ARM指令集，又能执行16
位的Thumb指令集
32位的ARM指令集由13种基本的指令类型组成，可分为如下四大类:
分支指令用于控制程序的执行流程和在ARM代码与Thumb代码之间进行切
换;
数据处理指令用于操作片上的ALU、桶型移位器、乘法器以完成在31个32
位的通用寄存器之间的高速数据处理;
加载/存储指令用于存储器和寄存器之间的数据传输;
协处理器指令用于控制外部的协处理器，这些指令以开放统一的方式扩展
硕士学位论文
用于片外功能指令集。
(2)ARM7TOM工内核支持两种工作状态:A阴状态与Thumb状态。
(3)ARM微处理器支持字节、半字(16位)、字(32位)3种数据类型圈。
(4)ARM7TDM工内核支持7种操作模式:用户模式、管理模式、中止模式、
F工Q(FaS、工nterruptReque鱿)模式、工RQ(InterruptRequest)模式、系统模
式、未定义模式邑城。
(动53C4510B的ARM内核共有37个32位寄存器:31个通用寄存器，6个
状态寄存器〔州，但并不是所有的寄存器都能随时被访问到，取决于处理器的当
前工作状态和操作模式。
通用寄存器包括R0一R15，可以分为3类:未分组寄存器R0一R7，分组寄存
器RS~R14，程序计数器PC(Rzs)。
在所有的运行模式下，未分组寄存器R0一R7都指向同一个物理寄存器，
它们未被系统用作特殊的用途。
对于分组寄存器R8一R14，它们每一次所访问的物理寄存器与处理器当前
的运行模式有关。对于RS一R12，每个寄存器对应两个不同的物理寄存器，当
使用fiq模式时，访问寄存器RS_fiq一R12_fiq，当使用除fiq模式以外的其
它模式时，访问寄存器RS_usr一R12_usr。对于R13、R14，每个寄存器对应6
个不同的物理寄存器，其中一个是用户模式与系统模式共用，另外5个物理寄
存器对应于其它5种不同的运行模式。
寄存器R巧用作程序计数器(PC)。
寄存器R16用作CPSR(CurrentProgramStatuSRegister，当前程序状态
寄存器)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、
当前处理器模式标志位，以及其它一些相关的控制和状态位。每一种运行模式
下又都有一个专用的物理状态寄存器，称为SPSR。当异常发生时，SPSR用于
保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR。
(6)异常:当正常的程序执行流程被中断时，称为产生了异常。53C4510B
的内核支持7种类型的异常，分别为:复位、数据中止、FIQ、工RQ、预取中止、
未定义指令、SWI。
2存储器和特殊功能寄存器
我们按存储器的位置，把53C4510B芯片的存储器分为片内和片外存储器。
硕士学位论文
由于53c4510B采用统一编址的方式，系统的片外存储器、片内存储器、特殊
功能寄存器和外部的工/0设备都映射到64MB的地址空间，如图4一3所示。图4一353C4510B系统存储器映射
(l)片内存储器为SKB的SRAM，特殊功能寄存器SYSCFG的位4和位5决
定如何分配片内SKB存储器为Cache和SRAM。其起始地址由SYSCFG的位6到
位巧的设置值决定。CACHE是一种高速缓冲存储器，是为了解决CPU与主存之
间速度不匹配而采用的一项重要技术。通过在主存和高速CPU之间设置一个小
容量的高速存储器，在其中存放CPU常用的指令和数据，CPU对存储器的访问
主要体现在对sRAM的存取，c即可以不必加等待状态而保持高速操作叫。
(2)片外存储器分为两类:DR人M/SDR枷和ROM/SRA幼/Flash，为便于管理，
又将地址空间分为若干个存储器组，可通过配置包含基指针和尾指针的特殊功
能寄存器来设定每个存储器组的大小和位置。分别为:
ROM/SRj\M/FlashBankO一ROM/SRAM/FlashBanks;
DRAM/SDRAMBankO一DRAM/SDRAMBank3。
特殊功能寄存器是用来对片内各功能模块进行管理、控制、监视的控制寄
存器和状态寄存器。53C4510B的特殊功能寄存器包括系统管理器、以太网控制
器、HDLC通道、工/0口、中断控制器、工IC总线、GDMA、UART、定时器。
3输入/输出口
S3C4510B包括18个可编程1/0口，可配置为输入、输出或特殊功能模式。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
基于ARM的大屏幕LED显示系统的设计 第7页下载如图片无法显示或论文不完整，请联系qq752018766
