以太网LED图文显示系统的设计 第10页
本时钟电路使用了11.0592MHz的外部晶振，电路如图.46。用IMO的电阻R4并
接到晶振的两端，使系统更容易起振。选择n.0592MHz的外部晶振的原因是使串口波
特率更精确，同时能够支持LPC2210微控制器内部的PLL功能及SIP下载功能。
图4，6系统时钟电路
Fig.4.6Cloekerieutiofhetsystem
4.5F1ash和SDRAM存储器接口电路
LPC2210微控制器内部含有一个存储器控制器EMC，它是一个AMBAAHB总线
上的从模块，它为AMBAA壬IB系统总线和外部(片外)存储器器件提供了一个接口。该
模块可同时支持多达4个单独配置的存储器组，每个存储器组都支持SRAM、ROM、
FlashEPROM、BurstROM存储器或一些外部FO器件。每个存储器组的总线宽度为8、
16或32位，但是同一个存储器组不能使用两个不同宽度的器件。
Flash存储器是一种可在系统进行电擦写，掉电后信息不丢失的存储器。它具有低
功耗、大容量、擦写速度快、可整片或分扇区在系统编程的特点，并且可由内部嵌入的
算法完成对芯片的操作。Flash在系统中通常用于存放程序代码、常量表以及一些在系
统掉电后需要保存的数据。SRAM不具有掉电保存数据的功能，但是其存取速度很快，
因此主要用于程序的运行空间、数据及堆栈区。
本电路扩展了4Mbit的SRAM(IS61VL25616AL)和16Mbit的FALSH(SST39钾160)，
为了便于程序的调试及最终固化应用程序，使用了两个地址空间
Bakno(oxs0000000一oxsoo7fffD和Baknl(oxsl000000一oxsllffn均，它们分别由eso和CSI
管脚选中。当调试程序时，通过JUMPI跳线将SRAM选为BaknO;当需要将调试好的
程序固化到FLASH中时，将FLASH选为Banko地址，SRAM选为Bankl地址。Bnako
可以用来引导程序运行，若使用Bnako引导程序运行，调整JIJN口0，使系统复位时
BOOTI和BOOTO为0b01。存储器连接使用了16位总线方式，数据总线使用了DO~
D15，地址总线使用了Al一AZO，BLSO和BLSI信号用于控制SRAM的低字节和高字
节的写操作。扩展的存储器接口电路如图4.7所示
基于以太网的LED图文显示系统的设计图4，7存储器接口电路
Fig.4.7nIterafeeeicrutiofhteflashnadsra幻nmemoyr
4.6串口电路
当要使用SIP功能时，需要使用LPC2210的UARTO与上位机的串口进行通讯。而
本设计中使用了SIP功能，因此设计了串口通信电路。
RS一232标准是是美国电子工业协会EAI(EleetorniehidustriesAssoeiation)与BELL等
公司一起开发的通信协议[2‘}，它适合于数据传输率在。一2kb0ps范围内的通信。是目前
PC机与通信工业中应用最广泛的一种串行接口，也被定义为一种在低速率串行通讯中
增加通讯距离的单端标准。典型的RS一232信号在正负电平之间摆动，在发送数据时，
发送端驱动器输出的正电平在巧~+1SV之间，负电平在一5一15V之间。当无数据传输
时，线上为TTL电平，从开始传送数据到结束，线上电平从TTL电平到RS一232电平再
返回TTL电平。接收器典型的工作电平在+3~+lZV与一3~一1ZV。由于发送电平与接收
电平的差仅为ZV至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，
其传送距离最大为约巧米，最高速率为20kb/s。RS一232是为点对点(即只用一对收、发
设备)通讯而设计的，其驱动器负载为3一k7o。所以RS一232适合本地设备之间的通信。
PS3232E是SIPex公司生产的一种RS232接口芯片，使用单一电源电压供电，电源电
压在3.0V一5.5V范围内都可以正常工作，其额定电流为300麻。只需外接四个0.1口的电
大连理工大学硕士学位论文
容，保证数据传输速率在12okbps下保持RS232输出电平。可以很方便地完成TTL电平与
RS232电平之间的转换。
SP3232E内部有一对调整充电泵，由增压充电泵产生+5.5V、反向充电泵产生一5.5V
的输出电压[22]。由于电源电压可在3.ov~5.5v之间变化，充电泵以间断方式工作，如输
出电压低于5.5V，则充电泵工作，如输出电压超过5.5V，则充电泵停止工作。每个充电
泵需要一个浮动电容C(16，C17)和一个储存电容C(14，C15)来产生v+、v一电源。在实
际应用中，器件对电源噪声很敏感，因此，Vcc需要对地加去祸电容C13。其电路图如图
4.8所示。图4.8串行通信接口电路
Fig.4.8Cireuitdiagrmaofserialeon卫nunleationntierafee
4.7TJAG接口电路
在JTAG调试当中，边界扫描旧。unda-yrScn)a是一个很重要的概念。边界扫描技术
的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄
存器单元都分布在芯片的边界上(周围)，所以被称为边界扫描寄存器B(。und工y~Scna
RegsiertCe)ll。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的
输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观
察和控制。对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号(数
据)加载到该管脚中去;对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器
“捕获”C(妙TIJRE)该管脚上的输出信号。在正常的运行状态下，这些边界扫描寄存器
对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供
了一个便捷的方式用以观测和控制所需要调试的芯片。另外，芯片输入输出管脚上的边
界扫描(移位)寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链
B(uondyar一scnaChain)。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的
基于以太网的LED图文显示系统的设计
测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可
以方便的观察和控制处在调试状态下的芯片[24]。
对边界扫描链的控制主要是通过T”T(estAccessPo)rtConrtoller来完成的。T”是
一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器D(R)和指令寄存器
(R)I。对整个T妙的控制是通过TAPCOntroller来完成的。TA卫总共包括5个信号接口
TCK、TMS、TDI、TDO和TRST:其中4个是输入信号接口和另外1个是输出信号接
口。
本电路采用A卫乃江公司提出的标准20脚JTAG仿真调试接口，JTAG信号的定义以
及与LPC2210的连接电路如图.49所示。图中JTAG接口上的信号RnST和TnRST与
前文中讲到的复位电路连接(参考图.44)，形成线“与”的关系，这样通过JTAG和系统
的复位电路都可以控制系统的复位。
在测试时钟返回信号引脚RTCK上接一个4.k7o的下拉电阻，那么当系统复位后，
该引脚上的低电平使LPC221O内部的TJAG接口使能，这样就可以直接进行JTAG仿真
调试了。如果用户需要使用Pl.26一PI.31作FO，不进行JTAG仿真调试，则可以在用
户程序中通过设置PNISELZ寄存器来使LPC2210内部的JTAG接口禁能。
图4.9JTAG接口电路
Fig.4.9Jtaginte血eeeireuit
4，8ELO显示屏扫描驱动电路
4.8.1LEO器件发光基本原理
发光二极管(lihgte而ttingdidoe，LED)，是一种把电能转换成光能的特种器件，通
常ELD是用半导体材料制作的正向偏置的PN结二极管，当在PN结两端注入正向的电
流时如图4.10所示，注入的非平衡载流子在扩散过程中复合发光[25]。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
以太网LED图文显示系统的设计 第10页下载如图片无法显示或论文不完整，请联系qq752018766
