图 5 25
5.3 FPGA硬件系统设计
5.3.1 FPGA硬件系统总体设计介绍
FPGA硬件的设计为了节约外围器件，所以和PIC单片机共用外围硬件扩展，基本上可以满足硬件要求，这里FPGA的硬件系统设计主要考虑FPGA的管脚分配和FPGA的配置。
5.3.2 FPGA主芯片介绍
FLEX系列是Altera为DSP设计应用最早推出的FPGA器件系列，包括FLEX10K，FLEX10KE，FLEX8000，FLEX6000等系列器件。器件采用连续式互连和SRAM工艺，可用门数为1万至25万门。FLEX10K器件由于具有灵活的逻辑结构和嵌入式存储器块，能够实现各种复杂的逻辑功能，是应用广泛的一个系列。
FLEX10K系列的器件的特有特性：
(1)器件结构创新：内部达到了高度集成，内部集成了10000~250000个可用门，同时内嵌入了可在不降低逻辑功能的情况下应用的40960bit的RAM（每个EAB有2048位）
(2)灵活的内部连接：多达6个全局时钟信号和4个全局清除信号，实现高速，多输入逻辑函数的专用进位链。
(3)增强功能的I/O引脚：每个引脚都有独立的三态使能控制和漏级开路（OPEN DRAIN）开路。
(4)优秀的芯片品质：支持多电压I/O接口，低功耗，内置JTAG边界扫描测试电路，具有84到600只引脚的各种封装，而且同一种封装中各有10K芯片芯片的引脚相兼容。
5.3.3 FPGA硬件具体设计介绍
(1)FPGA管脚分布
原理图（图 5 26）：
图 5 26
说明：⒈本图是FPGA主芯片图，采用的芯片FLEX10K10L，其将外围的线引出连在外围的接口上，使用时候，只要用排线相连即可。
⒉在表5-2给出该主芯片的的引脚分配图，其中除了普通I/O口有几种引脚要注意：
●全局时钟信号
●配置完以后可以做I/O的配置口
●特有的配置口
●配置模式选择口
FLEX10K10LC84芯片引脚介绍（表格 2）：
表格 2
引出的接线端口标号 位置 对应的片上的引脚号 电特性 备注
CLK1，CLK2 左上 1，43 CLK 全局时钟输入
TDI，TDO，TCK，TMS 左边 15，74，77，57 JTAG JTAG口接入
IO16~IO19，IO21~24 左边 16~19，21~24 I/O 普通I/O口
IN1~IN4 左边 2，42，44，84 IN 输入口
IO53~54，IO58~62，IO64~67，IO71~72 上面 53~54，58~62，64~67，71~72 I/O 普通I/O口
IO25，IO27~30，IO35~39，IO47~52 下面 25，27~30，35~39，47~52 I/O 普通I/O口
PIN31，32，55，34，13，76，80，81，78，79，70，73，73，69，3，83，5~12 右边 31，32，55，34，13，76，80，81，78，79，70，73，69，3，83，5~12 I/O，配置 在配置完成后，可以做I/O口
(2)FPGA配置及外围接口介绍：
FLEX10K10LC84的配置：
Altera公司的FPGA器件有两种配置下载方式：主动配置方式和被动配置方式。主动配置方式由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程；被动配置方式则由外部计算机或控制器控制配置过程.FPGA在正常工作时，它的配置数据存储到SRAM中。由于SRAM的易失性，每次加电时,配置数据都必须重新下载。在实验系统中，往往使用被动配置方式,在实际系统中，一般使用主动配置方式。
主动配置方式(Altera)：Altera提供了一系列的FPGA专用配置器件，即EPC型号的存储器，它们的特点是：
●配置时电流小
●适用于3.3/5.0V多种接口电压工作,提供多种封装形式
●众多开发软件的支持
●支持用MPU，MCU或CPLD模仿下载配置时序为FPGA配置
Altera的配置器件有很多，其中比较常用的是EPC2，EPC1，本次设计使用的是EPC1213 212942×1位，5V供电,封装为20脚PLCC或者是32脚的TQFP.
一般的配置图(图 5 27):
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>