嵌入式LED显示屏控制系统应用研究 第5页
8
个人认为选择一个开源协议栈可以从四个方面来考虑：一个是是否提供易用的底层硬件A
即与硬件平台的无关性；一个是与操作系统的内核API。协议栈需要调用的系统函数接口是否
构造，另一个对于应用支持程度。最关键的是占用的系统资源是否在可接受范围内，有裁减优
空间否。
从实际研究应用的广泛程度来看，LwIP更广泛一些，但如果是基于uC/OS-II系统开发软件
议采用uC/TCP-IP，以保证软件兼容性。
2.2.3远程控制端应用软件设计
远程控制端一般为高性能桌面PC机，采用应用广泛的桌面操作系统Windows200
WindowsXP，使用MFC开发应用程序。
程序采用面向对象的方法实现人机交互，主要基于WinSockAPI函数实现网络通讯。
应用时嵌入式LED显示屏控制器做服务器，监听端口。远程控制端作为客户机发出连接请
图2.4远程控制端软件界面
图2.4为远程控制端软件界面。分别实现广告图片的创建和已有图片的调用，播放/发送功
上图仅为一个简单的软件界面示意图，实际开发的控制软件将在功能上和界面上复杂许多。受
题目限制，仅将重点关注于网络相关部分，其余不做更多论述。第三章系统硬件设计
9
第三章系统硬件设计
3.1 AT91RM9200芯片介绍
图3.1 AT91RM9200内部结构东南大学硕士学位论文
10
本系统核心处理器采用ATMEL公司的AT91RM9200。图3.1为AT92RM9200内部结
AT91RM9200是完全围绕ARM920T核构建的处理器系统，它有丰富的系统与应用外设及标准
口，从而为低功耗、低成本、高性能的计算机宽范围应用提供了一个单片解决方案。
AT91RM9200包括一个16K字节的高速片上SRAM，以及一个低等待时间的外部总线接口（E
以完成应用所要求的片外存储器和内部存储器映射外设配置的无缝连接。EBI有SDRAM、Burst F
以及静态存储器的控制器，并设计了专用电路以方便与SmartMedia、CompactFlash及NAND F
连接。
高级中断控制器（AIC）通过多向量，中断源优先级划分及缩短中断处理时间来提高ARM
处理器的中断处理性能。
外设数据控制器（PDC）向所有串行外设提供DMA通道，使其与片内或片外存储器传输数
不用经过处理器。这就减少了传输连续数据流时处理器的开销。包含双指针的PDC控制器极大
化了AT91RM9200的缓冲器链接。
并行I/O（PIO）控制器作为通用数据的I/O复用外设输入/输出口线，以最大程度上适应器
配置。每条口线上包含有一个输入变化中断、开漏能力及可编程上拉电阻。
电源管理控制器（PMC）通过软件控制有选择的使能/禁用处理器及各种外设来使系统的功
持最低。它用一个增强的时钟产生器来提供包括慢时钟（32kHz）在内的选定时钟信号，以随时
功耗与性能。
AT91RM9200集成了许多标准接口，包括USB2.0全速主机和设备端口及与多数外设和在网
广泛使用的10/100Base-T以太网媒体访问控制器（MAC）。此外，它还提供一系列符合工业标
外设，可在音频、电信、Flash卡红外线及智能卡中使用。
为完善性能，AT91RM9200集成了包括JTAG-ICE、专门UART调试通道（DBGU）及嵌入
时追踪的一系列调试功能。这些功能使得开发、调试所有的应用特别是受实时性限制的应用成
能。
AT91RM9200具有两种封装，一种为208脚PQFP，另一种为256脚BGA。考虑到焊接工
PCB层数与成本之间的关系，选用208脚PQFP封装
3.2电源与复位电路
本系统需要两种直流电源，分别是器件I/O接口的3.3V和AT91RM9200的核心电压1.8V，
注意的是系统对1.8V核心电压的品质要求比较高。而且由于系统比较精密，必须要有足够的保
余设计。
本系统采用两级电压转换方式。第一级先降低输入电压到5V左右，第二级分别使用LDO
噪声较小的3.3V和1.8V电压。通常情况下，考虑到成本因素，LM7805在低成本的设计中获
泛应用。虽然成本便宜，但是电压转换效率很低，在没有辅助散热的条件下电流稍大器件就发
不利于产品整体的可靠性能。
LM2575电压调节器是单片集成电路，提供了所有转换开关调节器的有效功能，在极好的线
负载调解下具有1A的电流驱动能力。在指定的输入电压和输出负载条件下，保证±4%输出电
误差和±10%振荡器频率的误差。输出转换还包括在出错条件下，环路电流限制和出于芯片保
敏关闭电路。第三章系统硬件设计
11
图3.2由LM2575构成的第一级电源电路
图3.2为LM2575和四个外围分立器件构成的5V直流输出电路。输入电压范围为7V-40V
换效率77%。肖特基二级管5819起蓄流作用，330uH的电感采用闭磁式功率电感，一方面可以
大至1A的电流，另外一方面可以有效减小使用过程中对其余器件产生的EMI影响。在VIN输入1
负载电流200mA的环境下，输出电压范围稳定在4.950V-5.050V区间内。由于12V输入，在电
取上C72耐压25V，C74耐压16V。由于转换效率高，实际工作中，几乎感觉不到LM2575发热
图3.3由AS1117构成的第二级电源电路
图3.3为AS1117-3.3构成的第二级3.3V直流输出电路。AS1117为低压差电压调节器，提
大800mA的电流输出能力，输出范围3.324V-3.366V，精度±2%。
1.8V输出的电源电路同图3-3，在此不再赘述。
图3.4为CAT811R复位电路。CAT811R提供手动和上电复位方式，仅6uA的工作电流，
源的瞬间干扰，成本低，可以在工业级温度范围应用中直接替代MAX811R，20mA推挽输出（
效）。复位门槛电压为2.63V（R档）。电源的快速瞬态变化可忽略，当VCC低至1.0V时输出可
仍处于正确状态。
图3.4 CAT811R复位电路东南大学硕士学位论文
12
图3.5 BMS引脚电路
图3.5为BMS引脚电路。AT91RM9200复位时采样复位最后阶段3个周期的BMS引脚电
当BMS=1，选择内部引导模式，依次检查SPI总线的Data Flash器件，TWI总线的EEPROM器
8位并行器件内部时否有可以运行的程序，如果有，则运行之，如果都没有则进入上载阶段，
从调试串口和USB口上载程序并运行。基于Xmodem协议的调式串口程序传输可以很方便的把
载入内部SRAM，避免了使用仿真器，比较适合传输小程序。当BMS=0，选择外部引导模式，
是16位外部FLASH引导。启动流程见图3.6。
图3.6启动流程
BAT54是肖特基二极管，具有正向压降小的特点。DTXD和BMS复用于一个引脚，所以必
证在复位后，正常的调试串口功能不受影响。当JP3开路，DTXD仅通过上拉电阻上拉，功能正
复位的时候也是如此，故BMS=1，进行内部引导。当JP3短接时，通常情况下由于CR1的存
DTXD电平保证大于或等于NRST复位电平，由于系统低电平复位，所以NRST平时必然为高
样JP3即使短路其实还是不起作用，而当复位的时候，NRST=0，R22起作用，由于R22电阻大
于R21，所以DTXD被拉低，BMS=0，进行16位总线外部复位。第三章系统硬件设计
3.3存储器接口电路
图3.7 SDRAM接口电路
图3.7为SDRAM接口电路。本系统采用两片韩国现代（HYNIX）公司的16位数据总线、
为256M位的SDRAM芯片HY57V561620。两片SDRAM共计64M字节，采用拼接数据总线
式达到32位的总线宽度，将数据总线的吞吐能力发挥到最大。64M字节的存储器空间足够运行L
等操作系统和应用程序。
HY57V561620工作在3.3V电压下，接口电平为LVTTL，包括4个Bank，每个Bank有4M
时钟频率为133MHz（芯片后缀BT-H），由于AT91RM9200工作于180MHz条件下，总线时钟
为其1/2或1/3，按1/2计算，频率为90MHz，所以SDRAM满足速度要求。
由于采用此种存储器组织结构，AR91RM9200的SDRAM控制器设置为如下方式：8K行
存储、4个Bank、32位数据通道、字访问、CAS等待时间为1个时钟。
值得注意的是SDRAM上电后必须初始化，SDRAM控制器不提供硬件初始化功能，所以
软件初始化。初始化过程如下：
开始前至少等待200us上电稳定时间。
发所有组预充电命令。
提供8个自动更新（CBR）周期。
提供一个模式寄存器设置（MRS）周期用以对SDRAM器件参数编程，特别是CAS等待时
脉冲长度。
tMRD后3个时钟周期执行一次正常模式命令。
在SDRAM控制器更新定时寄存器的计数域中写入更新速率
初始化程序如下：
//设置SDRAMC
AT91C_BASE_SDRC->SDRC_CR=AT91C_SDRC_NC_9|AT91C_SDRC_NR_13|
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
嵌入式LED显示屏控制系统应用研究 第5页下载如图片无法显示或论文不完整，请联系qq752018766
