锁相频率合成器论文 第3页
４相位噪声是符合EVAL-ADF4193EB1鉴定管理和Agilent E5500相位噪声体系。
５由测量５kHz用60 kHz环路带宽来计算相位噪声，增加差分放大器噪声成分,如果环路带宽减少。
定时特征
AVDD = DVDD = 3 V ± 10%, VP1, VP2 = 5 V ± 10%,VP3 = 5.35 V± 5%, AGND = DGND = GND = 0 V, RSET = 2.4 kΩ, dBm referred to 50 Ω, TA = TMIN to TMAX .除非另作说明工作温度(B方案)∶−40°C到+85°C.
表 2.
Parameter Limit (B Version) Unit Test Conditions/Comments
t1 10 ns min LE setup time
t2 10 ns min DATA to CLOCK setup time
t3 10 ns min DATA to CLOCK hold time
t4 15 ns min CLOCK high duration
t5 15 ns min CLOCK low duration
t6 10 ns min CLOCK to LE setup time
t7 15 ns min LE pulse width
图2 时序图
绝对最大额定值
TA = 25°C 除非另作说明
表3.
Parameter Rating
AVDD to GND –0.3 V to +3.6 V
AVDD to DVDD, SDVDD –0.3 V to +0.3 V
VP to GND –0.3 V to +5.8 V
VP to AVDD –0.3 V to +5.8 V
Digital I/O Voltage to GND –0.3 V to VDD + 0.3 V
Analog I/O Voltage to GND –0.3 V to VP + 0.3 V
REFIN, RFIN+, RFIN– to GND –0.3 V to VDD + 0.3 V
工业的工作温度范围（B方案）
–40°C to +85°C
存放温度范围 –65°C to +125°C
最高介温 150°C
LFCSP θJA热阻抗（Paddle - Soldered） 27.3°C/W
回流焊接
最高温度 260°C
最高温度周期 40 sec
以上列表强调低于绝对最大额定值可能导致设备的永久性损伤。这是强调收发系统的唯一性和设备的函数运算在这种或任何其他的情况都列在上述表格上，操作的技术要求没有包含在里面。对绝对最大额定值持续时间的适应可影响装置的可靠性。
这个设备是一高性能射频集成电路用ESD <2KV额定值的阳 极，并且它是ESD灵敏 的特有的本应作为控制和装配的预防。
晶体管参数: 75,800 (MOS), 545 (BJT).
静电放电警告: ESD( 静 电 放 电 )装置敏感.静电电荷高达4000V容易积累接通人 体和测试设备和虽没有检测但可以放电.虽然这个产品特性拥有ESD保护电路,永 久性损伤可以发生接通设备但能经受高能静电的改变所以,特有的ESD是交付避免性能降低或损失功能。
引脚配置与函数描述：
图3 引脚配置表4.引脚功能说明管脚
记忆 功能
1 CMR 差动放大器的输出电压摆幅在基准电压状态.为内部偏置vp3的3/5.要求经一0.1μF电容器接地.
2 AOUT 外部压控振荡器的差动放大器输出调谐
3 SW3 快速锁定开关闭合当sw3断开时间计数器有源时
4 AGND1 模拟接地.这是差动放大器与射频部分的共地
5 RFIN– 输入电路到射频预定标器.这必须是去耦对地和一小的旁路电容，一般地100 pF
6 RFIN+ 到射频预定标器输入电路.小信号输入电路是与外部压控振荡器系在一起
7 AVDD1 射频部分电源管脚.正常为３V.一100 pF去耦电容器接地应尽可能靠近这些管脚
8 DVDD1 电源管脚关于N分频器应该与AVDD1一样的电压.一0.1μF去耦电容器接地应尽可能靠近这个管脚
9 DGND1 DVDD1接地脚
10 DVDD2 电源管脚关于REFIN与R分频器.一般为3v.一0.1μF去耦电容器接地应尽可能靠近这管脚
11 REFIN 基准输入.这是一CMOS输入电路与vdd／２的额定阈值相等输入电阻为100 kΩ.参见图15.这些输入电路可以是TTL或CMOS晶体振荡器或ac -coupled
12 DGND2 关于dvdd2与dvdd3的接地
13 DVDD3 电源脚关于串行接口逻辑.一般为３V
14 SDGND Σ-Δ调制器的接地脚
15 SDVDD 数字式Σ-Δ调制器的电源脚.一般为３V.一 0.1μF去耦电容器接地应尽可能靠近这管脚
16 MUXOUT 多路调制器输出锁定检波.比例尺射频或者是外部比例尺基准频率.参见图35
17 CLK 串行时钟脉冲输入数据是在CLK上升沿24位移位寄存器的时钟脉冲.这个输入电路是高阻抗CMOS输入电路
18 DATA 串行数据输入.串行数据是把最高有效位第一和三个最低有效位当控制位.这些输入电路是高阻抗CMOS输入电路
19 LE 负载恢复操作，CMOS输入电路.当LE高电平时，移位寄存器的数据存储是存入该寄存器也就是说由三个lsbs选择
20 VP1 相频检波器的电源管脚（PFD）。一般为５V，vp2应该也是一样.一0.1μF去耦电容器接地应尽可能靠近这管脚
21 DGND3 VP1回路地脚
22 AGND2 VP2回路地脚
23 RSET 在这管脚与地之间接一电阻限制充电泵输出电流..标称电压偏置在RSET脚0.55 V. ICP和RSET的关系是SETCPRI25.0 = So, RSET = 2.4 kΩ,ICP =104μA
24 VP2 充电泵的电源管脚,一般为5 V.和VP1一样电压.一0.1去耦电容器接地应尽可能靠近这管脚
25 AIN– 差动放大器的负输入管脚
26 CPOUT– 差动充电泵的负输出管脚.应该同环路滤波器的AIN脚连接
27 SW2 快速锁定开关⒉这个开关接近于swgnd当sw1／２断开时间计数器有源时
28 SWGND sw1与sw2的公共脚.应该接地
29 SW1 快速的锁定开关⒈这个开关是接近swgnd当sw1／２断开时间计数器有源时
30 CPOUT+ 差动充电泵的正输出脚.应连接到环路滤波器的AIN+
31 AIN+ 差动放大器的正极输入引脚
32 VP3 差动放大器的电源管脚.在5.0 V到5.5 V间变动.一0.1μF去耦电容器接地应尽可能靠近这个管脚.同时需要一10μF去耦电容器接地
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
锁相频率合成器论文 第3页下载如图片无法显示或论文不完整，请联系qq752018766
