锁相频率合成器论文 第7页
／sw2和 sw3断开时间计数器大小是等于ICP断开时间计数器大小加７、表6为所示例子。
斩波断开时间计数器是多余的但是应设置为一特征值当时间中断当锁相环路处于宽的带宽方式、例如等于ICP定时值的一半。
断电寄存器（R5）
图34
R5断电寄存器（控制位1、0、1）可用于软件掉电锁相环和差动放大器. 在电源初始值时,一定有写入R5并清除断电位并且写入R2、R1和R0在ADF4193断电之前。
断电差动放大器
当DB6和DB7是处于高电平时、差动放大器是使向下。当DB6和DB7是处于低电平时、正常操作是恢复。
断电充电泵
调整DB5高电平触发充电泵断电及其后结果发生∶
全部有效直流电路是消除、差动放大器除外。
Ｒ和Ｎ分频计数器必须叙述负载加载状况。
充电泵是断电的并且它的输出端在三态模式。
数字锁定探测电路是复位的。
RFIN输入端是debiased。
基准输入缓冲电路是截止。
串行接口保持有源并且能够负载加载寄存器信息。
对于正常操作、位DB5应调整到0、后面是写入R0。
CP三态
当这位是设置高电平时、充电泵输出是三态的。设置为低位时、充电泵输出恢复操作。
计数器复位
当这位设置为1时、计数器是保持复位。正确操作这位应置0、后面是写入R0。
多路传输系统寄存器（R6）
图35
C3, C2,和C1各自设置为1, 1, 0,多路传输系统寄存器是工作的。
Σ-Δ高频脉动
位DB13和DB12关断内部调制器不规则地抖动。当DB13和DB12是设为高电平时、高频脉动是工作的。对于低噪声运算、DB13和DB12应调整为低电平使高频脉动无效。
预置位
那预置位必须全部设置为0进行正常操作。
MUXOUT 模式
芯片内多路调制器被这些位控制。真值表参见图35。这个管脚具有识别允许用户从外表看来多样集成电路芯片的定心孔、比如Ｒ分频器和INT分频器输出端。
另外、可能记录下断开时间计数器间隔在接通MUXOUT. 例如,如果ICP断开时间计数器被编程65（同一26 MHz PFD），那么、接着写R0、一10μs脉冲宽度将接通MUXOUT 管脚。
数字锁定检波经由MUXOUT 管脚生效。
程序设计
ADF4193能用一个信道阶跃函数或分离度合成输出功率频率,也就是说一小部分输入基准值频率.因为一个给出定的输入基准值频率和一个输出量的希望值频率阶跃函数,第一个选择使得PFD基准频率和调制器.一旦决定期望的输出功率频道,则把INT和FRAC大小程序设计放在一边.
产品实例
在GSM900接收机系统的实例中,根据需要用200千赫兹的信道阶跃函数产生射频输出功率频率.输入端为104 MHz基准频率是有效的.当调整PFD基准是表示为等式1时,调整相关系数分频器.
FPFD = REFIN × [(1+D)/(R × (1+T))] (1)
REFIN =输入基准值频率
D =倍频器启动位( 0 or 1)
R =４位相关系数计数器代码(0- 15)
T = REF/2 bit (0 or 1)
26MHZ的PFD基准频率最大值决定及其后调整程序设计所给的一Φ值为４的相关系数分频器:
倍频器启动=0
R = 2REF/2 = 1
其次那系数决定是否允许部分的200 kHz阶跃函数:
MOD = 26 MHz / 200 kHz = 130 ( 2)
一旦信道阶跃函数定义为以下显示的等式时,怎样把输出功率频道设为程序设计:
RFOUT = [INT + (FRAC/MOD] × [FPFD] (3)
RFOUT =期望的RF射频输出频率
INT =除法的整数部分
FRAC =小数部分的分子
MOD =小数部分的分母或系数
比如: 在962.4 MHz的频道是由以下大小的程序设计合成的:INT = 37FRAC = 2
支线结构
以下部分描述三种不同的支线结构,用一分级的N合成器产生,并且,怎样使得ADF4193能最好的将程序设计减到最少.
分级的支线
在ADF4193中的分级的分数计算器,是一个具有一MOD系数的第三方程序Σ-Δ调制器(SDM),也就是说可编程序控制器可以是从13到 4095之间的整数值的任何一种.
如果高频振动已经启动,则MOD的最低限度容许值为50.SDM是那些允许由fPFD / MOD决议的一信道梯级用合成法合成的锁相环输出功率频率PFD参考频率(fPFD)的时钟.
随着高频振动的关闭,从Σ-Δ调制器产生的分层噪声表现为小数的支线.在支线之间的间隔为fPFD / L,在数字Σ-Δ调制器中L为重复的编码序列的持续时间.因为第三方程序调制器被用于ADF4193依靠于MOD的Φ值重复持续时间,如表７所示.
表⒎小数带有高频振动断开的支线
随着高频振动启动,那重复持续时间将延至221的循环数.不管MOD的值为多少,获得的量化误差的光谱近似于宽带噪声.这个能降低在锁相环输出功率带内的相位噪声,差不多为10分贝.所以,为了获得最低的噪音,高频振动断开是最好选择,特别是当末级的回路带宽为足够的低时,即使为最低频率小数的支线,也会使之衰减.在大多数的应用中,使用ADF4193,能获得较宽的环路带宽范围.
整数边界支线
另一个结构为小数的支线产生,包括在RF射频压控振荡器频率和基准频率之间的交互作用.
当这个频率不是与整数有关时(一个N小数合成器的所有的小数点), spur边带能在一个偏移频率的VCO压控振荡器输出能谱输出功率频谱见到,那些相当于在一个基准和压控振荡器频率的整数倍数之间的差频.
这个支线由于环路滤波器使之衰减,并且更多的值得注意的是:在那些接近于基准频率的整数倍数的信道上,环路带宽之内产生的差频,从而为整数边界支线的名称.
ADF4193的8:1环路带宽开关比率,在大多数的应用中,尽可能地使全部的支线的足够地低电平衰减.
ADF4193的可编程系数和 R 分频器通常能同时防止整数边界信道.这个选择是描述在后面部分。
基准支线
基准支线通常是不成问题的,在小数的 N 合成器作基准偏置的合成器,有更多的外面环路带宽。然而,任何一种基准联通回路引起的一些旁路问题的结构。这样的机构是芯片内基准开关噪声的低电平的联通线,芯片内基准开关噪声通过RFIN管脚反馈到VCO压控振荡器,导致基准支线电平高达190 dBc.这个支线能抑制低于–110 dBc,由插入足够的反向隔离.例如：通过在压控振荡器和RFIN.之间的一个RF射频缓冲器.同时,注意将保证对压控振荡器很好地与输入基准值分离,的PCB板布局,避免在PCB板上的路线相互联通.
上电初始化
建议ADF4193的上电次序为,第一上电电压为3 V电源( AVDD、DVDD, SDVDD),
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
锁相频率合成器论文 第7页下载如图片无法显示或论文不完整，请联系qq752018766
