数字正交上变频器设计 第4页
寄存器串行的控制总线
目录⒌寄存器串行的控制总线布局
寄存器 AD9856寄存器布局
地址(hex) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Default
(hex) Profile
00 SDO Active LSB First REFCLK Mult.<4> REFCLK Mult.<3> REFCLK Mult.<2> REFCLK Mult.<1> REFCLK Mult.<0> Reserved 15 N/A
01 CIC Gain Continuous
Mode Full Sleep
Mode Single-tone
Mode Bypass Inverse Sinc Filter Bypass REFCLK Mult. Input Format Select
<1> Input Format Select
<0> 06 N/A
02 Frequency Tuning Word <7:0> 04 1
03 Frequency Tuning Word <15:8> 00 1
04 Frequency Tuning Word <23:16> 00 1
05 Frequency Tuning Word <31:24> 00 1
06 Interpolator
Rate <5> Interpolator
Rate <4> Interpolator
Rate <3> Interpolator
Rate <2> Interpolator
Rate <1> Interpolator
Rate <0> Spectral
Inversion Bypass the Third Half-Band Filter FC 1
07 AD8320/AD8321 Gain Control Bits <7:0> 00 1
08 Frequency Tuning Word <7:0> 00 2
09 Frequency Tuning Word <15:8> 00 2
0A Frequency Tuning Word <23:16> 00 2
0B Frequency Tuning Word <31:24> 80 2
0C Interpolator
Rate <5> Interpolator
Rate <4> Interpolator
Rate <3> Interpolator
Rate <2> Interpolator
Rate <1> Interpolator
Rate <0> Spectral
Inversion Bypass the Third Half-Band Filter 1E 2
0D AD8320/AD8321 Gain Control Bits <7:0> 00 2
0E Frequency Tuning Word <7:0> Unset 3
0F Frequency Tuning Word <15:8> Unset 3
10 Frequency Tuning Word <23:16> Unset 3
11 Frequency Tuning Word <31:24> Unset 3
12 Interpolator
Rate <5> Interpolator
Rate <4> Interpolator
Rate <3> Interpolator
Rate <2> Interpolator
Rate <1> Interpolator
Rate <0> Spectral
Inversion Bypass the Third Half-Band Filter Unset 3
13 AD8320/AD8321 Gain Control Bits <7:0> 00 3
14 Frequency Tuning Word <7:0> Unset 4
15 Frequency Tuning Word <15:8> Unset 4
16 Frequency Tuning Word <23:16> Unset 4
17 Frequency Tuning Word <31:24> Unset 4
18 Interpolator
Rate <5> Interpolator
Rate <4> Interpolator
Rate <3> Interpolator
Rate <2> Interpolator
Rate <1> Interpolator
Rate <0> Spectral
Inversion Bypass the Third Half-Band Filter Unset 4
19 AD8320/AD8321 Gain Control Bits <7:0> 00 4
寄存器位定义
控制位寄存器地址00h和01h
SDO有源的寄存器地址00h，Bit⒎高态有效显示串行口 uses dedicated in/out的线路。Default低配置串行口当做单行的I/O。
最小有效位第一寄存器地址00h,6位高电平显示有效自动串行口是最小有效位到最高有效位格式. 默认值显示为低电平从最高有效位到最小有效位格式。
REFCLK放大器寄存器地址00h，基准时钟放大器有5, 4, 3，2, 1位。有效入口范围从４-20（十进制），是标准二进制到十进制转换的工具。例如：多路基准时钟十进制19，程序寄存器地址00h,５-1位，为13h时.则缺省值是0A（十辣进制）。
寄存器地址预置位为00h，0位，这位是预置的.总是设置这位为逻辑1当写入这寄存器时。
电路识别码增益寄存器地址01h，７位, 电路识别码增益位由2滤波器输出多路电路识别码.看下电路识别码( CIC)一节此处不再作叙述. 缺省值是0（不起作用的）。
连续方式寄存器地址01h，６位是连续方式结构位。AD9856接收连续的方式定时在TxENABLE输入是设置高态有效。设备设置低电平为色同步信号方式定时.缺省值是0（触发模式）。
完全的静止状态寄存器地址为01h，５位。完全静止状态位是高态有效。当触发时，AD9856进入一完全的非工作周期方式，在完成一非工作周期序列后消耗小于2 mA.缺省值是0.
单一的寄存器地址为01h，4位。AD9856单一特性应用设置高态有效。AD9856提供的单个频率输出由有效剖面选择的频率调谐字( FTW)决定。在这种方式，12输入数据引脚是不起作用的但是应该置为高态或低态.缺省值是0（无效的）。
旁路倒相sinc滤波器寄存器地址01h，3位。AD9856对旁路SIN(x)/x调整滤波器是设置高态有效。缺省值是0（反相sinc滤波器恢复操作）。
旁路REFCLK放大器寄存器地址01h，2位。AD9856到旁路REFCLK子函数设置高态有效.当有源时，实际上导致REFCLK乘数设为1。缺省值是1（REFCLK放大器旁路）。
输入形式选择-寄存器地址01h，1和0位，输入形式位。
10b = 12-bit mode
01b = 6-bit mode
00b = 3-bit mode
默认值大小是10b(12-bit mode).
当Profile输入是00b时，PROFILE 1寄存器有源的
频率Tuning Word（FTW）-频率tuning word供 Profile 1是寄存器地址状态经过级联溢出05h, 04h, 03h, and 02h。7位寄存器地址05h is Profile 1频率tuning word最大的有效位。 0 Bit寄存器地址02h是Profile 1频率tuning word最小的有效位。输出的频率 公式是：4=(FTW SYSCLK)/232.
Interpolation比率-寄存器地址06h，从７位到位２状态Profile 1 CIC滤波器interpolation比率大小允许大小从2到63变动（十进制）
频谱的倒置-寄存器地址06h，1位.高态有效，截面分布1频谱倒置位. 当有源时，倒置调制执行[I Cos(ωt) + Q × Sin( t)]. 默认值是不起作用的，逻辑0，正相调制[I × Cos(ωt) − Q × Sin(ωt)]。
支路二分之一带通滤波器３-寄存器地址06h，0位。高态有效，导致AD9856到支路的第三半带通滤波器阶段在CIC内插滤波器前面。旁路的第三半带通滤波器取消2×滤波器固有的并且减少全面的插值二分之一带通滤波器的比率从8×到 4×。缺省值是0（半频带３恢复操作）。
AD8320／AD8321增益控制-寄存器地址07h，7位--0位形态截面分布1 AD8320／AD8321增益位。AD9856三输出引脚，直接联接于AD8320／AD8321进行驱动放大。这由AD9856的驱动器允许直接控制。注意错误!参考源未找到。部分不再说明.7位是最高有效位，0位是最低有效位.缺省值是00h。
当截面分布输入是01b时，截面分布２寄存器有源的. 截面分布２寄存器功能与截面分布1类似，寄存器地址例外。
当截面分布输入是10b时，截面分布３寄存器是有源的。截面分布３寄存器功能同截面分布1类似,寄存器地址除外.
当截面分布输入是11b时，截面分布４寄存器是有源的. 截面分布４寄存器功能同截面分布1类似，寄存器地址除外。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
数字正交上变频器设计 第4页下载如图片无法显示或论文不完整，请联系qq752018766
