数字正交上变频器设计 第8页
缺陷。一个便宜的第七规则椭圆的低通滤波器,能够足够地为HFC高频调线架网络应用抑制转换口元件.
AD9856精确的提供和补充在管脚30和29各自上的输出电流。满刻度的输出电流是把RSET电阻器放置在管脚25上。
这个RSET值为一个特别的IOUT输出,由外部调整 IR 39.936决定。
例如：、如果要求输出一个20 mA的满刻度的输出电流.
则RSET = ( 39.936 / 0.02), 则大约为2K。把RSET的值经二分频输出电流最大输出电流是指定为20 mA。
AD9856的满刻度输出电流范围为: 5 mA- 20 mA。满刻度的输出电流在这个范围内降低了SFDR性能。 SFDR是也会稍微地受到输出功率匹配的影响,也就是说,二倍输出功率因为良好的SFDR性能将同样地终止。
输出负载将尽可能靠近地靠近AD9856 封装,使寄生电容和电感尽可能减至最小。负载可以是一个简单的接地电阻器,或者一个运算放大器电流电压变换器，或者是一个变压器耦合的电路。
最好不要企图直接地驱动高地电抗性负载(比如电感-电容过滤器）。驱动一个没有电阻变换器要求的电感-电容过滤器,为了获得较好的性能,这个过滤器必须是双端接载的。也就是说,滤波器的输入与输出使用适当的大小时,都将终止。二分频的并联组合终止,决定负载AD9856 ,因为信号内部使用了滤波器通带。
例如：、一个50欧姆的终端,输入／输出功率低通滤波器接近25, AD9856的负载 AD9856的输出功率恒流制输出电压范围为:.0.5 V- +1.5 V。
任何一种信号,在DAC数模转换器输出功率中,将不会超过+1.5 V,否则,信号会有失真的结果。而且,信号可以连续到接地以下,差不多0.5 V时,才没有信号损失或者信号失真.。通过利用共模抑制放大器使用了一个接地的中间抽头的电阻变换器,导致signals在AD9856 DAC数模转换器输出功率在管脚上正如前面提到的那样,由于不同的组合,用户提供的一些真实度二进制信号,产生普遍的模拟信号衰减。
一个不同的组合器可以由一个电阻变换器或一个运算放大器组成。
这个对象将合并或放大,唯一的差异在二进制信号和滤去任何一种公共的干扰之间,通常不允许的,特性的特性曲线、例如, 60 Hz或馈通的时钟,也就是说在两者输入信号上同样地存在。
这个ad9856精确和补充输出功率,能利用一个(一头接地的)1:1电阻变换器的宽带产生不同的组合,中心抽头的第一位执行二进制DAC数模转换器输出功率的不同的组合。
基准时钟乘法器。
因为ad9856是一个DDS数据电话数字系统装置调制器、所以一个比较高的系统时钟频率是必要的。
在DDS数据电话数字系统应用中,载波电流是典型地局限于SYSCLK的40%。为了产生一个65 MHz载波电流,系统时钟要求高于160 MHz。
为了防止这个交互性的发行操作的高频基准和噪音电偶,在印刷电路板上产生一个高频时钟。ad9856提供一个在芯片上的可编程序时钟乘法器( REFCLK乘法器）。在整数步阶上,这个可以从4×到20×范围内得到时钟乘法器。
随着REFCLK乘法器启动，输入基准值时钟是必需的,ad9856能抑制10 MHz到50 MHz范围,为了获得200 MHz系统操作,发出的代价,并且系统实现节约。
REFCLK乘法器函数保持了时钟的完整性,由AD9856的系统相位噪声表示的特征可以证明,.105 dBc / Hz ( AOUT = 40 MHz, REFCLK乘法器= 6, Offset偏移量= 1 kHz),并且事实上在输出能谱上没有与之有关的时钟频率。
外部环路滤波器元件由一个串联电阻器( 1.3 k.)和电容器( 0.01μF)组成,为REFCLK乘法器PLL锁相环回路提供的零点校准。
总回路性能已经为这个零件参数而尽可能完善。信息流通量和空闲时间空闲时间的数据通过AD9856,轻松的按照SYSCLK时钟循环数描述,空闲时间是AD9856结构的函数,最主的受电路识别码内插法比率的影响。并且,不论第三个半带通滤波器是否被占用。当第三个半带通滤波器已被占用,ad9856空闲时间是由 126N+37 系统时钟循环数给定的.N是CIC电路识别码内插法比率。如果ad9856是对旁路的第三个半带通滤波器进行组态,那么空闲时间是由 63N+37系统时钟循环数给定的。这个等式将被认为是预算的,当做可能是依靠数据的遵守空闲时间,空闲时间将是为FIR过滤器,利用线性时延模型被考虑。
在单信号音方式中,跳频是经过改变输入端插脚的截面分布来完成的。由于时间要求改变一种频率充到另一频率,要求使用倒置的占用的SINC过滤器,并且<50 系统时钟循环数。
随着倒置过滤器旁路、空闲时间跌至35 系统时钟循环数目。
控制接口
ad9856的灵活性,同步串行通讯通路,允许联接到许多行业标准的微型控制器和微处理器.
串行的I / O适合大多数的同步传送格式,包括那摩托罗拉6905／11单一程序启动程序和Intel美国英特尔公司8051 SSR读出状态寄存器议定书在内。连接电路允许读／写操作,通向设置ad9856的全部的寄存器。
单倍或多倍字节传递信息系统支持,和MSB最高有效位优先或者LSB级别状态块优先传递格式一样。
AD9856的串行接口通路被设置,作为一个单独的I / O管脚( SDIO),或者为输入/输出功率( SDIO / SDO)二个单向的管脚,串行接口的一般操作,存在对ad9856一个通信周期的二阶段。
相位1是指令周期、在AD9856中写一条字节指令。
随着第一个8位系统时钟上升沿触发,则同时发生。由AD9856串行端口控制器提供的指令字节,通信周期的相位２。
相位1指令字节定义即将来临的数据传送是读还是写。在数据传送( 1 to 4)字节的数目，并且开始寄存器地址为数据传送的第一个字节地址。每个通信周期的第一个8位系统时钟上升沿到来时,通常在AD9856中写字节指令.剩余的系统时钟边缘属于通信周期相位2。相位２是在AD9856和系统控制器之间的实际资料传递。
通信周期的相位２是一个1, 2, 3,或4的数据字节的传递,由常规的指令字节决定。利用一个通信周期在一个多字节传递是最常用的方法。
然而、当寄存器存取要求一个字节唯一时，单个字节通信对减少中央处理器开支是有用的。 AD9856睡眠方式位写是一个可能实现的实例,或者是一个AD8320 / AD8321增益调节字节。
在该完成在所有的通信周期当中，该ad9856串行端口控制器预期该下一个第八上升sclk边缘是该指令下一个的通信周期字节。全部数据输入到ad9856是寄存器在SCLK上升沿。全部数据是从ad9856中驱动在SCLK的下降沿。图形44通过图形47显示该大体的ad9856的串行端口操作。
指令字节
该指令字节包含下面的信息如目录７所示：
目录⒎指令字节信息
MSB D6 D5 D4 D3 D2 D1 LSB
R/W N1 N0 A4 A3 A2 A1 A0
7位R/ W决定不论一读还是写数据传递存在在该指令字节写之后。逻辑高电平显示一读出操作。逻辑“0”显示一写入操作。
N1，N0６和５位的指令字节决定字节被传递在信息传送期间cycle的通信周期数目。目录８显示该解码位。
目录⒏N1，N0译码位
Transfer2byte
Transfer3byte
Transfer4byte
A4,A3,A2,A1,A0-4,3,2,1,0位该指令字节决定寄存器存取在数据传送部分该通信周期期间。因为多总线传递，这些地址该起始字符地址。该其余寄存器地址由该ad9856产生。
图形44.串行端口写定时时钟脉冲停顿低处。
图形45.三线串行端口读定时时钟脉冲在停顿低处
图形46.串行端口写定时时钟脉冲在停顿高处
图形47.双线串行端口读定时时钟脉冲在停顿高处上
图形49. AD9856正时图
编制程序／写该ad8320／ad8321电缆驱动器放大器增益控制
程序设计ad8320／ad8321增益控制记录的程控式电缆激励放大器能够实现经过该ad9856串行端口。四个8位寄存器(通过一截面分布)内部该ad9856存储该增益大小去给ad8320／ad8321。该ad8320／ad8321是就写经过三致力ad9856输出的插脚也就是说连接到一ad8320／ad8321串行输入端口。该数据转绘从ad9856到ad8320／ad8321需要136 sysclk时钟脉冲周期数和发生检测的三状态。每个状态均是描述下一个。
复位向上电源
在初始功率之上，该AD9856明确的(逻辑0)该控制寄存器内容07h，0Dh,13h，和19h，定义该ad8320／ad8321最低的增益调整。因此，该ad9856写全部0s从ad8320／ad8321串行接口中无法达到。
在截面分布选择位（ps1，ps0）方面改变
该ad9856样值PS1，PS0输入电路引脚和AD8320/AD8321增益控制寄存器在截面分布决意方面的变化。该数据输入到AD8320/AD8321形成从AD9856增益控制寄存器与流速分布线相联系。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
数字正交上变频器设计 第8页下载如图片无法显示或论文不完整，请联系qq752018766
