语音信号μ/A律压缩的DSP软件实现(英文文献+中期报告)
第3章 DSP芯片的基本介绍
本次毕业设计由TMS320C5402定点DSP芯片、模数转换、数模转换等构成。其中，TMS320C5402DSP作为系统的核心，完成语音存储、压缩、解压缩在内的所有功能[11]。
3.1 DSP芯片简介
DSP芯片，也称数字信号处理器，是一种具有特殊结构的微处理器[15]。DSP芯片的内部采用程序总线和数据总线分开的哈佛结构，具有专门的硬件乘法器，广泛应用于流水线操作，提供特殊的DSP指令，可以用来快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下的主要特点：
(1)在一个指令周期内可完成一次乘法和一次加法。
(2)程序和数据空间分开，可以同时访问指令和数据。
(3)片内具有快速RAM，通常可通过独立的数据总线同时访问两块芯片。
(4)具有低开销或无开销循环及跳转的硬件支持。
(5)快速的中断处理和硬件I/O借口支持。
(6)具有在单周期内操作的多个硬件地址产生器。
(7)可以并执行多个操作。支持流水线操作，使取指、译码、取操作和执行等操作可以重叠执行。
3.2 DSP芯片的基本结构
(1)哈佛结构：哈佛结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线，从而使数据的吞吐率提高了一倍。由于程序和数据存储在两个分开的空间中，因此取指和执行能完全重叠进行。
(2)流水线操作：流水线与哈佛结构相关。DSP芯片广泛采用流水线，以减少指令执行的时间，从而增强了处理器的处理能力。处理器可以并行处理2-4条指令，每条指令处于流水线的不同阶段。
(3)多总线结构：许多DSP芯片内部采用了多总线结构，这样可以保证在一个机器周期内，同时访问数据和程序存储空间。因此可以解决传统芯片的总线冲突问题，使系统的速度和效率大大提高。
(4)专用的硬件乘法器：乘法速度越快，DSP的性能越高。由于具有专用的应用乘法器，乘法可以在一个指令周期内完成。
(5)特殊的DSP指令：为了更好的满足数字信号处理应用的需要，在DSP指令系统中，设计了一些特殊的DSP指令，以完成一些专门的运算。
(6)快速的指令周期：哈佛结构。流水线操作 专用的硬件乘法器 特殊的DSP指令再加上集成电路的优化设计，可使DSP芯片的指令周期在50NS以下，现在高档的DSP指令周期可以达到5NS。
3.3 TMS320C54X系列DSP的概述
C54X是为实现低功耗。高性能而专门设计的定点DSP芯片，C54X的主要特点包括：
(1)CPU
先进的多总线结构(1调程序总线，3条数据总线，4条地址总线)，40位算术逻辑单元，包括一个40位桶式移位器和两个独立的40位累加器。17位×17位并行乘法器和一个40位专用加法器，用于非流水线操作的单周期乘法、累加操作。比较选择存储单元，用于为特比算子的加法、比较选择指数编码器E，用来在一个单周期内计算一个40位累加器中数值的指数。两个地址产生器，包括8个辅助寄存器和2个辅助寄存器算数单元。
(2)存储器
192K字×16位可寻址的存储器空间(64K的程序空间，64K的数据空间和64K字的I/O)，对于C548，C549，C540，C5410，C5420DSP；可以扩展程序空间为8MB。片内配置数量如表3-1所示
表3-1 片内配置数量
器件 程序ROM 程序、数据ROM DARAM SARAM
C541 20 8 5 0
C542 2 0 10 0
C543 2 0 10 0
C545 32 16 6 0
C546 32 16 6 0
C548 2 0 8 24
C549 16 16 8 24
C5402 4 4 16 0
C5410 16 0 8 56
C5420 0 0 32 168
(3)指令集
单指令重复和块指令重复操作，用于程序和数据管理的块存储器移动指令，32位长操作数指令，2或3个操作数同时读的指令，具有并行存储和并行加载的算术指令，条件存储指令，从终端快速返回。
(4)片内外设
软件可编程的等待状态发生器，可编程的存储器转换，具有内部振荡器或外部时钟源的片内锁相环时钟发生器。外部总线关控制可禁止外部数据总线，地址总线和控制信号，具有总线保持器特性的数据总线端口，C54XDSP根据器件的信号不同，具有不同的端口配置数量。
表3-2 端口配置数量
器件 主机端口接口 串行串口
同步 缓冲 多通道缓冲 时分复用
C541 0 2 0 0 0
C542 1 0 1 0 1
C543 0 0 1 0 1
C545 1 1 1 0 0
C546 0 1 1 0 0
C548 1 0 2 0 1
C549 1 0 2 0 1
C5402 1 0 0 2 0
C5410 1 0 0 3 0
C5420 1 0 0 6 0
(5)25/20/15/12.5/10.6/6.25NS单周期，定点指令执行周期，具体可参考相关的器件手册
(6)电源
可用IDLE1，IDLE2和IDLE3指令来控制功耗，以工作在节电方式，控制可以禁止CLKOUT信号。
(7)仿真标准IEEE1149.1标准
3.4 TMS320C5402芯片概述
TMS320C5402是TI公司1996年推出的第七代定点数字信号产品。
TMS320C5402结构特点：
•时钟频率可调
•192KB存储空间，(64KRAM，64KROM，64KI/O)
<< 上一页 [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] 下一页
语音信号μ/A律压缩的DSP软件实现(英文文献+中期报告+源代码+流程图) 第14页下载如图片无法显示或论文不完整，请联系qq752018766
