单片机电子钟程序及电路图设计 第6页
3） 向CPU提供可编程的标识码，对于8086-Pentium的CPU来说就是中断类型码。
4） 具有辣种中断优先权管理方式，即全嵌套方式，特殊全嵌套方式，自动循环方式，特殊循环方式，特殊屏蔽方式，中断查询方式，这些管理方式均可通过程序动态的进行变化。
5） 具有三种中断结束方式，即自动中断结束方式，一般的中断结束方式和特殊的中断结束方式。
6） 8259A用NMOS工艺制作，只需要一组+5V电源。
2.3.1 内部结构
8259A是Intel公司生产的具有28个引脚的双列直插式芯片，其引脚如图所示：
D0-D7：这是8条数据引脚，在系统中，他们和数据总线相连，从而实现和CPU的数据交换，在较大的系统中，一般使用总线驱动器（即缓冲方式），这时，D0-D7与总线驱动器相连，，在小系统中，则D0-D7直接与数据总线相连。
INT：它和CPU的INTR中断请求端相连，用来向CPU发中断请求。
INTA：它用来接受来自CPU的在中断应答信号，低电平有效。
RD：读出信号，用来通知8259A将某个内部寄存器的内容送到数据总线上。低电平有效。
WR：写入信号，用来通知8259A从数据线上接受数据，这些数据实际上就是CPU往8259A发送的命令字，也就是说，每当8259A接收一个数据，便设置一个命令字。WR是低电平有效。
CS：芯片选通信号，通知地址译码逻辑电路与地址总线连接。
A0：用来指出当前8259A的哪个端口被访问。一片8259A对应两个端口地址，一个为偶地址，一个为奇地址，并且要求偶地址较低，奇地址较高。每片8259A留出两个I/O端口地址。
IR0-IR7：接收中断请求，在含有多片8259A的复杂系统中，主片的IR0-IR7分别和各从片的INT端相连，用来接收来自从片的中断请求。
CAS0-CAS2：这三个引脚上的信号用来指出具体的从片，在多片级联时，他们将分别互连起来。
SP/EN：当8259A工作于级联模式下，作为输入，用来决定本片时主片还是从片，当值为1时，则为主片，当值为0时，则为从片。当工作于单片模式下，作为输出，由它来控制数据通过总线接收器的传送方向。
2.3.2 编程结构
8259A由9个基本部分组成，他们是：
1） 数据总线缓冲器是8位三态双向缓冲器，通常和CPU系统总线中D0-D7相连接，在读/写逻辑的控制下实现CPU与8259A之间的信息交换。
2） 中断请求寄存器IRR接收外部的中断请求，IRR有8位，他们分别和引脚IR0-IR0相对应，接收到某个引脚的信号后，对应位置1，对这一中断请求作了锁存。有边沿触发方式和高电平触发方式两种。
3） 操作命令字寄存器OCW1-OCW3，用于存放操作命令字。操作命令字则是由应用程序设定，用来对中断处理过程作动态控制。，运行过程中可以多次设置，其中的OCW1是8位中断屏蔽寄存器，当它的某位1时，则对应的中断请求就被屏蔽，即对该中断源的有效请求置之不理。
4） 8位中断服务寄存器是用来记忆正在处理中的中断级别，它的每位分别与IRR寄存器中的各位相对应。当CPU在为某个中断源服务时，8259A则使相应位置1，当为全0时，表示无任何中断服务。
5） 优先级比较器，也称优先级裁决器，用来管理和识别各个中断源的优先级别。
6） 控制逻辑。根据优先级裁决器的请求向CPU发出一个中断请求信号，如果CPU的中断允许标志IF为1，那么，CPU执行完当前指令后，就可以响应中断。
7） 读写逻辑。根据CPU送来的读写信号和地址信息，通过数据总线缓冲器有条不紊的完成CPU对8259A的所有写操作和读操作。
8） 级联缓冲器/比较器。实现多片8259A的级联，只有一个主片，最多有8个从片。
9） 初始化命令字寄存器ICW1-ICW4是微机系统启动时由初始化程序设置的，初始化命令字一旦设定，一般在系统工作过程中就不再改变，因此，CPU给8259A编程时，首先要送入初始化命令字，ICW1和ICW2必须送，而ICW3和ICW4由工作方式来选择。
2.4 8255并行口
2.4.1 内部结构
8255为可编程的并行接口芯片，具有40个引脚，双列直插DIP封装，+5V供电，全部信号与TTL电平兼容。
引脚图如下：
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
单片机电子钟程序及电路图设计 第6页下载如图片无法显示或论文不完整，请联系qq752018766
