电话系统智能去电控制器的设计(论文+电子通信类英文文献翻译) 第12页
地址为20H-2FH的16个单元可进行共128位的位寻址，这些单元构成了1位处理机的存储空间。单元中的每一位都有自己的位地址，这16个单元也可以进行字节寻址。地址为30H-7FH的单元为用户RAM区，只能进行字节寻址。
3. 特殊功能寄存器(SFR-Special Function Register)
特殊功能寄存器反映了MCS-51单片机的状态，实际上是MCS-51单片机各功能部件的状态及控制寄存器。SFR综合的，实际的反应了整个单片机基本系统内部的工作状态及工作方式。SFR实质上是一些具有特殊功能的片内RAM单元，字节地址范围为80H-FFH.特殊功能寄存器的总数为21个，离散的分布在该区域中，其中有些SFR还可以进行位寻址。128个字节的SFR块中仅有21个字节是由定义的。对于尚未定义的字节地址单元，用户不能作寄存器使用，若访问没有定义的单元，则将得到一个不确定的随机数。
4. 位寻址空间
MCS-51单片机的一个很大优点在于它具有一个功能很强的位处理器。在MCS-51单片机的指令系统中，有一个位处理指令的子集，使用这些指令，所处理的数据仅为一位二进制数(0或1)。在MCS-51单片机内共有211个可寻址位，它们存在于内部RAM(共有128个)和特殊功能寄存器区(共有83个)中。 当MCS-51单片机的片内RAM不够用时，可在片外扩充数据存储器。MCS-51单片机给用户提供了可寻址64K字节的外扩RAM的能力，至于扩多少RAM，则根据用户实际需要来定。
2.3 并行I/O口
MCS-51单片机共有4个双向的8位并行I/O端口（Port），分别记作P0-P3，共有32根口线，各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。实际上P0-P3已被归入特殊功能寄存器之列。这四个口除了按字节寻址以外，还可以按位寻址。由于它们在结构上有一些差异，故各口的性质和功能有一些差异。
P0口是双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可驱动8个LS型TTL负载。P1口是8位准双向I/O口，可驱动4个LS 型负载。P2口是8位准双向I/O口，与地址总线（高8位）复用，可驱动4个LS型TTL负载。P3口是8位准双向I/O口，是双功能复用口，可驱动4个LS型TTL负载。P1口、P2口、P3口各I/O口线片内均有固定的上拉电阻，当这3个准双向I/O口做输入口使用时，要向该口先写“1”，另外准双向I/O口无高阻的“浮空”状态，故称为双向三态I/O 口。
P0-P3口都是并行I/O口，都可用于数据的输入和输出，但P0口和P2口出了可进行数据的输入/输出外，通常用来构建系统的数据总线和地址总线，所以在电路中有一个多路转换开关MUX，以便进行两种用途的转换。而P1口和P3口没有构建系统的数据总线和地址总线的功能。因此，在电路中没有多路转接开关MUX。由于P0口可作为地址/数据复用线试用，需传送系统的低8位地址和8位数据，因此，MUX的一个输入端为“地址/数据”信号。而P2口仅作为高位地址线试用，不涉及数据，所以MUX的一个输入信号为“地址”。
在4个口中只有P0口是一个真正的双向口，P1-P3这三个口都是准双向口。原因是在应用系统中，P0口作为系统的数据总线使用时，为保证数据的正确传送，需要解决芯片内外的隔离问题，即只有在数据传送时芯片内外才接通;不进行数据传递时，芯片内外处于隔离状态。为此，要求P0口的输出缓冲器是一个三态门。
在P0口中输出三态门是由两只场效应管(FET)组成，所以说它是一个真正的双向口。而其他的三个口中，上拉电阻代替P0口中的场效应管，输出缓冲器不是三态的，因此不是真正的双向口，只能称其为准双向口。P3口的口线具有第二功能，为系统提供一些控制信号，因此在P3口电路增加了第二功能控制逻辑。这是P3口与其他各口的不同之处。
2.4 时钟电路与时序
时钟电路用于产生MCS-51单片机工作时所必需的时钟信号。MCS-51单片机本身就是一个复杂的同步时序电路，为保证同步工作方式的实现，MCS-51单片机应在唯一的时钟信号控制下，严格地按时序执行进行工作，而时序所研究的是指令执行中各个信号的关系。
在执行指令时，CPU首先要到程序存储器中取出需要执行的指令操作码，然后译码，并由时序电路产生一系列控制信号去完成指令所规定的操作。CPU发出的时序信号有两类，一类用于片内对各个功能部件的控制，这类信号很多。另一类用于片外存储器或I/O端口的控制，这部分时序对于分析、设计硬件接口电路至关重要。这也是单片机应用系统设计者普遍关心的问题。
2.5 单片机的中断
MCS-51系列中，有5个中断源。它们可分为2个优先级．其中每一个中断源的优先级都可以由程序排定。5个中断源的中断要求是否会得到响应，受允许中断寄存器IE中各位的控制；它们的优先级分别由中断优先级寄存器IP的各位确定；同—优先级内的各中断源同时要求中断时，还要靠内部的查询逻辑来确定响应的次序，不同的中断源有不同的中断向量。MCS-52子系列的中断系统与此类同，只不过增加了一个中断源。
1. 允许中断寄存器IE
(1) EA(IE.7)总允许位。EA=0，禁止一切中断。EA＝l，则每个中断源是允许还是禁止，分别由各自的允许位确定。
(2) (IE.6)保留位。
(3) (IE.5)保留位。
(4) ES(IE.4)串行口中断允许位。ES＝0，禁止串行口中断。
(5) ETl(IE.3)定时器1中断允许这。ET1＝0，禁止定时器1中断。
(6) EXl(IE.2)外部中断l允许位。EX1＝0，禁止外部中断1。
(7) ET0(IE.1)定时器0中断允许位。ET0＝0，禁止定时器0中断。
(8) EX0(IE .0)外部中断0允许位。EX0＝0，禁止外部中断0。
2. 中断优先级寄存器IP
MCS-51的中断分为2个优先级。每个中断源的优先级都可以通过中断优先级寄存器IP中的相应位来设定。其中：
(1) (IP.7)保留位。
(2) (IP.6)保留位。
(3) (IP.5)保留位。
(4) PS(1P.4)串行口中断优先级设定位。PS＝1，设定为高优先级。
(5) PT1(1P.3)定时器1中断优先级设定位。PTl＝1．设定为高优先级。
(6) PXl(IP.2)外部中断1优先级设定位。PXl＝1，设定为高优先级。
(7) PT0(IP.l)定时器0中断优先级设定位。PT0＝1，设定为高优先级。
(8) PX0(1P0)外部中断0优先级设定位。PX0＝1，设定为高优先级。
3. 优先级结构
靠IP寄存器把各中断源的优先级分为高低两级。它们遵循这样两条基本规则：
(1) 低优先级中断可被高优先级中断所中断，反之不能；
<< 上一页 [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] ... 下一页 >>
电话系统智能去电控制器的设计(论文+电子通信类英文文献翻译) 第12页下载如图片无法显示或论文不完整，请联系qq752018766
