毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 论文 >> 正文

VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第5页

更新时间:2010-5-4:  来源:毕业论文
VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第5页
第四章 密码锁显示部分的设计
4-1显示部分的设计
该设计的输出电路由显示缓存器、多路选通器、时钟发生器、扫描信号发生器、七段译码器组成,其结构和模块划分如图4-1所示。
图4-1 显示部分结构和模块
        其中显示缓存器是一个存储量为16位的寄存器,它用于存储LED显示的内容。所以4个数码管就需要16位的存储器。多路选通器用于从显示缓存器中选择出某一个LED的内容用于显示。扫描信号用于选择片选信号,片选信号依次并循环地选通各个LED管时钟发生器,通过对全局时钟的分频得到扫描模块所需的时钟。七段译码模块把4位BCD码译成便于显示的七段码。该显示电路的工作过程如下:寄存器所存储的数据经由数据选择器送到译码电路, 将其转换成七段显示器的显示码, 转送到七段显示器, 数据选择与显示管选择必须同步[11]。由于设计的是4位数的数字密码锁, 一位十进制数需要4个二进制位表示, 所以寄存器必须是16 位的。因为是以扫描的方式轮流被点亮的, 因此寄存器上的数据必须一组一组地分开传送, 每次送4个位。
如图4-2所示是一个七段译码器和七段数码管示意图:
图4-2七段译码器和七段数码管示意图

 
其中A,B,C,D 接拨号开关,a,b,c,d,e,f,g 接数码显示接口,管脚映射均为I/O 口,映射后,通过拨号开关改变输入二进制码,则输出数码管上显示相应的数值。如图4-3所示:
图4-3 BCD七段译码器真值表
显示的方式可分为两种:静态显示和动态显示。
4个LED数码管以静态的方式显示时,需要用到8X4条引脚线。在较为复杂的系统中,FPGA的引脚端资源是有限的。对于多个LED数码管显示,我们采用动态扫描的方式来实现LED数码管的动态显示。
实现方法是依次点亮各个数码管,循环进行显示,利用人的视觉暂留特性,可以得到多个数码管同时显示的效果。
采用扫描方式来实现LED数码管动态显示,控制好数码管之间的延时是相当重要。
根据人眼视觉暂留原理,LED数码管每秒导通16次以上,人眼就无法分辨LED数码管暂时不亮,认为是一直点亮的[12]。
4-2 显示电路部分的仿真
该密码锁利用ALTERA公司的仿真软件MAX+PLUSⅡ对所设计的电子密码锁进行编译和综合仿真,其仿真程序为:
display :
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
 
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--
--*********************************************
ENTITY display is
 PORT(
    CLK        : in   STD_LOGIC;                      --system clock
   C_DISPLAY  : in   STD_LOGIC_VECTOR(1 DOWNTO 0) ;  --CLK for display
         ACC        : in   STD_LOGIC_VECTOR (15 downto 0); --digit data 4 numbers
   DBOUT      : OUT  STD_LOGIC_VECTOR(3 DOWNTO 0) ;  --showing data  
      SEGOUT  : OUT  STD_LOGIC_VECTOR(6 DOWNTO 0);   -- SEG7 Display O/P
      SELOUT  : OUT  STD_LOGIC_VECTOR(3 DOWNTO 0)   -- Select SEG7 O/P 
  www.751com.cn   : STD_LOGIC_VECTOR( 3 DOWNTO 0); -- Select SEG7 Signal
  Signal  S     : STD_LOGIC_VECTOR(1 DOWNTO 0) ;    -- display scan sequence
BEGIN

Connection : Block
Begin
 SELOUT <= SEL ;     -- Seg7 Disp Selection
 SEGOUT(6 DOWNTO 0) <= SEG;  -- Seven Segment Display 
 S <= C_DISPLAY ;
 DBOUT <= DB ;
End Block Connection;
--
--**********************************************
--
--**********************************************
MULTIPLEXER : BLOCK
BEGIN

上一页  [1] [2] [3] [4] [5] [6] [7] [8] 下一页

VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第5页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©751com.cn 辣文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。