毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 论文 >> 正文

VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第8页

更新时间:2010-5-4:  来源:毕业论文
VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第8页
总体程序清单:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL ;
LIBRARY altera;
USE altera.maxplus2.ALL;
NTITY lock IS
 PORT ( 
   CLK      : IN  STD_LOGIC ;                     --system original clock 4MHz
   kEY_IN   : IN  STD_LOGIC_VECTOR (3 downto 0) ; --KEY IN button code
   CLK_SCAN : OUT STD_LOGIC_VECTOR (3 downto 0) ; --scan sequence
   BIBI     : OUT  STD_LOGIC ;                    --bit overflow alarm 
   ENCLOCK  : OUT  STD_LOGIC ;                    --1:lock 0:unlock
   SEGOUT   : OUT STD_LOGIC_VECTOR (6 DOWNTO 0) ; --seg7 display O/P
   SELOUT  : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)   --Select seg7 O/P 
    );
END lock ;

ARCHITECTURE a OF lock IS

 COMPONENT keyboard
  PORT ( 
   CLK      : IN  STD_LOGIC ;                     --system original clock
   KEY_IN   : IN  STD_LOGIC_VECTOR (3 downto 0) ; --KEY IN button code
   CLK_SCAN : OUT STD_LOGIC_VECTOR (3 downto 0) ; --scan sequence
            OUT_NUMB : OUT STD_LOGIC_VECTOR(3 downto 0) ;
   OUT_FUNC :  OUT STD_LOGIC_VECTOR(7 downto 0) ;
   FLAG_NUMB : OUT STD_LOGIC ;
   FLAG_Func : OUT STD_LOGIC
              );
 END COMPONENT ;

 COMPONENT display
  PORT ( 
    CLK      : in  STD_LOGIC;                      --system clock
   ACC      : in  STD_LOGIC_VECTOR (15 downto 0); --digit data 4 numbers
   SEGOUT  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);   -- SEG7 Display O/P
      SELOUT  : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)    -- Select SEG7 O/P 
              );
 END COMPONENT ;
  SIGNAL BU_1 :  STD_LOGIC_VECTOR(3 downto 0) ;    --OUT_NUMB
  SIGNAL BU_2 :  STD_LOGIC_VECTOR(6 downto 0) ;    --OUT_FUNC
  SIGNAL BU_3 :  STD_LOGIC ;                       --FLAG_NUMB
  SIGNAL BU_4 :  STD_LOGIC ;                       --FLAG_FUNC
  SIGNAL BU_5 :  STD_LOGIC ;                       --ACC
  SIGNAL BU_6 :  STD_LOGIC ;                       --C_DISPLAY
--  SIGNAL BU_7 :  STD_LOGIC_VECTOR (15 DOWNTO 0) ;  --C_DEBOUNCE
--  SIGNAL BU_7 :  STD_LOGIC_VECTOR (1 DOWNTO 0) ;   --NUMB_CNT

BEGIN
  
----*********************************************************
--SYSTEN CONNECTION
CONNECTION : BLOCK

BEGIN
U1:KEYBOARD PORT MAP (CLK, KEY_IN, BU_1, BU_2, BU_3, BU_4, CLK_SCAN, BU_6 ) ;
 --KEYBOARD PORT (clk, key_in, out_numb, out_func, flag_numb, flag_Func,clk_scan,C_DEBOUNCE);

U2:DISPLAY PORT MAP (CLK, BU_5, SELOUT, SEQOUT) ;
--( CLK, ACC, SEGOUT, SELOUT);


U3:CTRL PORT MAP (CLK, BU_1, BU_2, BU_3, BU_4, ENLOCK, BIBI, BU_5)
--(CLK, OUT_NUMB, OUT_FUNC, FLAG_NUMB, FLAG_FUNC, BIBI, NUMB_CNT, BCD_CODE, );

END BLOCK CONNECTION ;

END OF a ;

display :
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--
--*********************************************
ENTITY display is
 PORT( 
   www.751com.cn : OUT  STD_LOGIC_VECTOR(6 DOWNTO 0);   -- SEG7 Display O/P
      SELOUT  : OUT  STD_LOGIC_VECTOR(3 DOWNTO 0)   -- Select SEG7 O/P 
  );
END display ;
--
--*********************************************
ARCHITECTURE a OF display IS
 SIGNAL  DB     : STD_LOGIC_VECTOR( 3 DOWNTO 0); -- Number Display Signal 
 SIGNAL  SEG  : STD_LOGIC_VECTOR( 6 DOWNTO 0); -- SEG7 Display Signal
 SIGNAL  SEL  : STD_LOGIC_VECTOR( 3 DOWNTO 0); -- Select SEG7 Signal
  Signal  S     : STD_LOGIC_VECTOR(1 DOWNTO 0) ;    -- display scan sequence
BEGIN

Connection : Block
Begin
 SELOUT <= SEL ;     -- Seg7 Disp Selection
 SEGOUT(6 DOWNTO 0) <= SEG;  -- Seven Segment Display 
 S <= C_DISPLAY ;
 DBOUT <= DB ;
End Block Connection;
--
--**********************************************

上一页  [1] [2] [3] [4] [5] [6] [7] [8] 

VHDL电子密码锁毕业论文(电路图+原理图+程序+参考文献) 第8页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©751com.cn 辣文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。