毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 论文 >> 正文

嵌入式系统ARM的通用bootloader的设计与实现 第3页

更新时间:2010-7-2:  来源:毕业论文
嵌入式系统ARM的通用bootloader的设计与实现 第3页
如下特点:- 采用固定长度的指令格式,指令归整、简单、基本寻址方式有2~3种。
- 使用单周期指令,便于流水线操作执行。
- 大量使用寄存器,数据处理指令只对寄存器进行操作,只有加载/ 存储指令可以访问存储器,以提高指令的执行效率。
ARM主要使用32位的RISC指令,但是指令代码利用率低,ARM为了弥补此不足,在新型ARM构架(V4T版本以上)定义了16位的Thumb指令集。Thumb指令集比通常的8位和16位RISC/CISC处理器具有更好的代码密度,而芯片面积只增加6%,可使程序存储器更小。
另外,为了毕业论文http://www.Lwfree.cn加速通信和多媒体中有关数字信号的处理,ARM处理器在RISC的基础上增加了许多原属DSP核中的关键部件。双核协同工作,各用所长,有效地提高了数据处理能力核传输速度,但是RISC+DSP分立的双核结构存在两核之间互相通信的困难和分别编程的麻烦,为此发展了两核融合在一起的单核结构,同时将指令集也合二为一,简化编程提高效率,将CPU提升到可快速运算多媒体的算法,实现许多音视频的解码功能。
1.2.2  低功耗
由于ARM架构的处理器主要用于手持式嵌入式系统之中,因此ARM构架在设计中十分注意低电压、低功耗这一点,因而在手持式嵌入式系统得到广泛的应用。ARM架构的设计采用了以下一些措施:
- 降低电源电压
- 减少门的翻转次数,当某个功能电路不需要时,禁止门翻转
- 减少门的数目,即降低芯片的集成度
- 降低时钟频率
ARM还其他采用了一些特别的技术,在保证高性能的前提下尽量缩小芯片的面积:
    - 所有的指令都可以根据前面的执行结果决定是否被执行,从而提高指令的执行效率;
- 可用加载/存储指本文来自辣文|论文网令批量传输数据,以提高数据的传输效率;
- 可在一条数据处理指令中同时完成逻辑处理和移位处理;
- 在循环处理中使用地址的自动增减来提高运行效率;
ARM的低功耗,使得ARM在专门针对嵌入式系统的处理器市场中始终处于有利的地位。一组典型数据是:对于ARM7系列处理器,当核电压是3.3V时,每MHz,其功耗只为1.1mW。第二章   ARM体系结构介绍
在介绍具体的ARM Bootloader的实现之前,首先介绍一下ARM的体系结构,因为Bootloader是与处理器芯片紧密相连的。为了更好的在后面篇幅中介绍实现,先简单介绍相关的体系结构以及相关指令集。
2.1   ARM core描述
尽管本本文实现主要涉及软件上的开发,但是软件上代码的实现更多的都涉及芯片构架,因此在这里简要介绍一下一般ARM core构架。
下图所示的是ARM构架图。它由32位ALU、若干个32位通用寄存器以及状态寄存器、32×8位乘法器、32×32位桶形移位寄存器、指令译码以及控制逻辑、指令流水线和数据/地址寄存器组成。
1. ALU:它有两个操作数锁存器、加法器、逻辑功能、结果以及零检测逻辑构成。
2. 桶形移位寄存器:ARM采用了32×32位的桶形移位寄存器,这样可以使在左移/右移n位、环移n位和算术右移n位等都可以一次完成。
3. 高速乘法器:乘法器一般采用“加一移位”的方法来实现乘法。ARM为了提高运算速度,则采用两位乘法的方法,根据乘数的2位来实现“加一移位”运算 ;ARM高速乘法器采用32×8位的结构,这样,可以降低集成度(其相应芯片面积不到并行乘法器的1/3)。
4. 浮点部件:浮点部件是作为选件供ARM构架使用。FPA10浮点加速器是作为协处理方式与ARM相连,并通过协处理指令的解释来执行。
5. 控制器:ARM的控制器采用的是硬接线的可编程逻辑阵列PLA。
6. 寄存器:具体的介绍参考下节的相关介绍。                                                                     
不同的ARM core可能还有所不同。因此,图2.1[7]描述的仅仅针对一般而言。
                             图 2.1  ARM构架图
2.2   编程模型介绍
 对于ARM编程,需要了解的一下几个方面:
 2.2.1   ARM毕业论文http://www.Lwfree.cn处理器模式
ARM处理器共有7种运行模式,如表2.1[6]所示:
处理器模式 处理器模式描述
用户模式(User,usr) 正常程序执行的模式
快速中断模式(FIQ,fiq) 用于高速数据传输和通道处理
普通中断模式(IRQ,irq) 用于通常的中断处理
监管模式(Supervisor,svc) 供操作系统使用的一种保护模式
数据访问中止模式(Abort,abt) 用于虚拟存储及存储保护
未定义指令中止模式(Undefined,und) 用于支持通过软件方针硬件的协处理器
系统模式(System,sys) 用于运行特权级的操作系统任务
表格 2.1
除了用户模式之外的其他6种处理器模式称为特权模式(Privileged Modes)。在这些模式下,程序可以访问所有的系统资源,也可以任意地进行处理器模式的切换。其中,除系统模式外,其他5种特权模式又称为异常模式。
处理器模式可以通过软件控制进行切换,也可以通过外部中断或异常处理过程进行切换。大多数的用户程序运行在用户模式下,这时,应用程序不能够访问一些受操作系统保护的系统资源,应用程序也不能直接进行处理器模式的切换。当需要进行处理器模式的切换时,应用程序可以产生异常处理,在异常处理过程中进行模式的切换。这种体系结构可以使操作系统控制整个系统的资源。
当应用程序发生异常中断时,处理器进入相应的异常模式。在每一种异常模式中都有一组寄存器,供相应的异常处理程序使用,这样就可以保证在进入异常模式时,用户模式下的寄存器(保证了程序运行状态)不被破坏。
系统模式并不是通过异常过程进入的,它和用户模式具有完全一样的寄存器。但是系统模式属于特权模式,可以访问所有的系统资源,也可以直接进行处理器模式的切换。它主要供操作系统任务使用。通常操作系统的任务需要访问所有的系统资源,同时该任务仍然使用用户模式下的寄存器组,而不是使用异常模式下相应的寄存器组,这样可以保证当异常中断发生时任务状态不被破坏[6]。
2.2.2   ARM寄存本文来自辣|文|论|文|网器组介绍
ARM处理器一般共有37个寄存器,其中包括[5]:
 31个通用寄存器,包括程序计数器(PC)在内,这些寄存器都是32位寄存器;
 6个状态寄存器,这些寄存器也是32位寄存器;
    上一节已经说过,ARM处理器共有7种不同的处理器模式,在每一种处理器模式中有一组相应的寄存器。任意时刻(也就是任意的处理器模式下),可见的寄存器包括15个通用

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 下一页

嵌入式系统ARM的通用bootloader的设计与实现 第3页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©751com.cn 辣文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。