FPGA+MCU的伺服电机控制器系统设计+原理+框图 第3页

FPGA+MCU的伺服电机控制器系统设计+原理+框图 第3页
   初始   预置   实时改变   短距离运动优化     e.脉冲发生
3.1.3 CPU接口模块
     可实现与16位8086、16位H8、16位6800的标准接口。
3.2速度与位置检测算法讨论
   全数字交流伺服系统广泛采用增量式光栅编码器作为位置和速度传感器，编码器分辨率直接影响伺服系统的控制精度，为此，高性能伺服系统往往选用高分辨率或者对编码器信号进行倍频细分等，这样不可避免的增加了反馈环节的成本和复杂性。因而多数通用私服系统往往采用分辨率适中的编码器以寻求性能与成本的平衡，然而有限的分辨率就成为保证和提高伺服系统性能的主要瓶颈。幸运的是增量光栅编码器的反馈脉冲信号中不仅包含景区的位置信息，也包含着丰富的时间信息，妥善利用这一特征可以保证和提高全数字交流伺服系统的速度以及位置分辨率，以提高伺服控制性能。以下将着重讨论4种速度采集的算法，M法、T法为常用方法，但是往往只能在其频率段内达到很好的效果，等精度方法是现在比较通用的高效算法。而高精度数字测速算法主要依靠于32位的DSP进行快速的数据运算，因以后想再用FPGA板载NIOSII软核CPU，固介绍一下这种算法。本文来自辣^文~论-文.网
3.2.1 M法
M法是直接计取给定采样周期内的反馈脉冲数来测量速度，其特点是高速时测速精度高，低速时测速精度低，而如果在低速时把采样周期加长，那么在会对系统实时性有影响。
确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw
3.2.2.T法毕业论文http://www.751com.cn
T法是通过测量两个相邻反馈脉冲的间隔时间来测量速度，其特点是低速时测速精度高，高速时测速精度低，恰恰与M法相反，如果想提高其在高速时的精度，必须大大提高系统时钟频率，实现比较麻烦，成本高。
测周期法需要有标准信号的频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：fx=fs/Ns
3.2.3等精度测频算法
等精度测频算法是在直接测频方法的基础上发展起来的。它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，测除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量。
系统时钟待测信号预置闸门实际闸门
 在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。
 首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。
 然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。可以看出，实际闸门时间τ与预置闸门时间τ1并不严格相等，但差值不超过被测信号的一个周期
 设在一次实际闸门时间τ中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。
 标准信号的频率为fs，则被测信号的频率为
fx = NxNs fs  (1) 
 由式（1）可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差为
 δ=(|fxc-fx|/fxe)×100% (2)
 其中fxe为被测信号频率的准确值。
 在测量中，由于fx计数的起停时间都是由该信号的上升测触发的，在闸门时间τ内对fx的计数Nx无误差（τ=NxTx）；
 对fs的计数Ns最多相差一个数的误差，即|ΔNs|≤1,其测量频率为
 fxe=[Nx/(Ns+ΔNs)]/fs （3）
 将式（1）和（3）代入式（2），并整理得：
 δ=|ΔNs|/Ns≤1/Ns=1/(τ•fs)
 δ=|ΔNs|/Ns≤1/Ns=1/(τ•fs)
 由上式可以看出，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号频率有关，即实现了整个测试频段的等精度测量。
 闸门时间越长，标准频率越高，测频的相对误差就越小。
 标准频率可由稳定度好、精度高的高频率晶体振荡器产生，在保证测量精度不变的前提下，提高标准信号频率，可使闸门时间缩短，即提高测试速度。
 CNT1和CNT2是两个可控计数器，标准频率（fs）信号从CNT1的时钟输入端CLK输入；经整形后的被测信号（fx）从CNT2的时钟输入端CLK输入。
 每个计数器中的CEN输入端为时钟使能端控制时钟输入。
 当预置门信号为高电平（预置时间开始）时，被测信号的上升沿通过D触发器的输出端，同时启动两个计数器计数；同样，当预置门信号为低电平（预置时间结束）时，被测信号的上升沿通过D触发器的输出端，同时关闭计数器的计数。
 系统由分频器、计数器1、计数器2、D触发器等组成。
 分频器出来的信号作为等精度测频原理的预置闸门信号。
 其中D触发器，计数器2和计数器1的作用与前2页图中所示相同。
 运算模块就是完成公式（1）的运算。
 复位主要对分频、计数器1和计数器2进行清零操作。
3.2.4 高精度数字测速算法本文来自辣^文~论-文.网
M／T法是在大致相等的采样间隔内，计取Cm个反馈脉冲，并同时计取这Cm个反馈脉冲间隔内插入的高频时标信号数Ct，以测量速度。其速度公式为:
                      V = kRf0Cm/Ct     (1)
其中：kR为反馈信号脉冲当量，f0为高频时标频率，Cm为采样周期内计取的反馈脉冲数，Ct为Cm个反馈脉冲间隔内插入的高频时标信号数。
M／T法结合了M法和T法优点，同时也克服了各自的缺点，可以在整个测速范围内保持测速精度的一致性。因此M／T法最适于构建针对增量式光栅编码器反馈脉冲信号的高精度数字测速算法。但是，经典的M／T也存在不足之处，即采样时机的不确定性给定周期采样的数字伺服控制系统带来很大的不方便，为此又出现了变M／T法、双缓冲法等方法以进一步改善M／T法的性能和实用性。
本算法以改进的M／T法为基础，利用32位浮点运算的计算能力，充分发掘增量式光栅编码器反馈脉冲信号的位置信息和时间信息，以构建高精度数字测速及位置检测算法，提高数字交流伺服系统的反馈分辨率。
基于32位浮点运算和改进的M／T法的高精度数字测速算法的硬件原理参见图1，主要由32位浮点型数字信号处理器(DsP)和改进的M／T法测速逻辑电路组成。改进的M／T法测速逻辑电路由反馈脉冲计数器及其数据锁存器Cm，以及高频时标计数器及其两级数据锁存器Cf和Ct构成，用于对反馈脉冲信号及高频时标信号进行计数和定周期采样；其中锁存器Cm和Ct由定周期采样信号触发，锁存器Cf由反馈脉冲信号fp触发。32位浮点DsP则用于对上述采样值进行实时处理和运算，实现高精度数字测速算法。

上一页  [1] [2] [3] [4] 下一页

FPGA+MCU的伺服电机控制器系统设计+原理+框图 第3页下载如图片无法显示或论文不完整，请联系qq752018766