VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第8页
图5.4.3 fox电阻 显然在thin oxide断开的地方FOX阻挡了n+/p+的形成，对于nwell guard ring在断开的地方形成nwell电阻，但对于以p型为衬底的地方而言这里就完全断开了。由此可见，在加guard ring的时候应保持thin oxide连续性。本文来自辣*文~论-文^网
5.5 CMOS保护环
COMS 设计比标准双型设计更容易引起闩琐。这个弱点部分来源于现代CMOS越来越小的尺寸，部分来源于隔离系统的差别。CMOS 工艺通常用轻掺杂的外延层来代替双极型工艺中的垂直P+隔离。轻掺杂会提高由跨过隔离层形成的横向双极型晶体管的增益，使少数载流子注入更容易触发硅可控整流器。P 型外延层的轻掺杂使它更难抽取衬底电流。这种工艺多数依赖P＋衬底来减少通过衬底闩所的弱点，但是需要对采用保护环来防止横向传导更加小心。
1.避免闩锁效应：最常见的Latchup诱因是电源、地的瞬态脉冲，这种瞬态脉冲可能的产生原因是瞬时电源中断等，它可能会使引脚电位高于vdd 或低于vss，容易发生latchup。因此对于电路中有连接到电源或地的MOS管，周围需要加保护环。
2.容易发生latchup 的地方：任何不与power supply、substrate 相连的引脚都可能。所以精度要求高时，要查看是否有引脚引线既不连power supply，也不连substrate，凡是和这样的引线相连的源区、漏区都要接保护环。
3.保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低，而且用深扩散材料。
4. N 管的周围应该加吸收少子电子的N 型保护环（ntap），ntap 环接vdd；P管的周围应该加吸收少子空穴的P 型保护环（pt毕业论文
http://www.751com.cn ap），ptap 环接gnd。双环对少子的吸收效果比单环好。如图5.5.1，使用了双环，最外围是P 型保护环接地，内环N 型保护环做在N 阱里，接vdd 。
图5.5.1保护环示意图5.6 寄生参数
在集成电路中，没有那一部分的工作是完美无缺的。集成电路是有工艺层构成的。一些金属层在另一些金属层之间走线。一些晶体管挨着其他晶体管。晶体管都建立在衬底中。每当像这样引入两种不同的材料，就会产生额外的电容。这就像在整个电路中放置了许多小电容一样。最糟糕的是我们没法将这些额外的电容去掉。
一个集成电路（IC）通过导线、注入以及各种各样的材料来传送电流。无论电流流到那，都是需要经过传送材料的电阻。因此总会产生寄生电阻，这些电阻就像电容一样很小，而且无法摆脱。
这些以及其他额外的寄生参数就像是一些不希望有的实际部件。这些多余的会使电路速度变慢，改变电路的频率响应或引起许多其他影响。
寄生参数最要有三种——寄生电容、寄生电阻和寄生电感。
寄生电容：下图所呈现的是在不同金属层之间以及它们与衬底之间产生的电容情况：
图5.6.1 无处不在的寄生电容
由上图我们可以看到寄生电容无处不在。不过需要了解的是即使寄生电容很多，但是如果你的电路设计对电容不十分敏感的时候，我们完全可以忽略它们。但当电路的设计要求芯片速度很快的时候，或者频率很高时，这些寄生的电容就显得格外重要了。一般来说，在一个模拟电路中，只要频率超过20MHz 以上，就必须对它们给予注意，否则，它有可能会毁掉你的整个芯片。
减少寄生电容可以从以下几个方面入手：
（1）导线长度：
如果你被告知某个区域的寄生参数要小，最直接有效的方法就是缩短导线的长度，因为减少了导线的长度就是减少了导线和衬底或导线和别的导电层之间的重叠。与它相互作用而产生的电容例如金属或者衬底层的电容就会相应地减小。
（2）选择金属层：
起主要作用的是衬底和导线间的电容，所以选择金属电容最小的金属层。
图5.6.2 衬底电容产生的噪声影响
如上所示，电路1 和电路2 都对地产生了一个衬底电容，衬底本身又有一个寄生电阻，这样一来电路1 的噪声就通过衬底耦合到电路2 上面，这是我们不希望看到的。因此我们改变一下金属层，通常情况下，最高金属层所形成的电容总是最小的。电容大小与平板的间距成反比，一点距离的变化就能引起很大的差别。
（3）金属叠着金属
在某些电路的上面布金属线，这是在数字自动布局布线中经常会遇到的情况。各层金属相互交叠，所以在反相器、触发器等都存在寄生电容。如果不加以干预的话，只是由布线器来操作，那么就有可能毁了你的芯片。在模拟电路版图设计中，我们经常会人为的将敏感信号隔离开来，尽量避免在敏感电路上面走线，而只是将金属线走在电路之间，这样寄生的参数就小一些且相对容易控制。
寄生电阻：
寄生参数中另一个比较麻烦的要数寄生电阻了。在工艺手册上，我们经常能看到每层金属线能够承载的电流。通过这个参数我们可以计算所需要的金属层宽度。例如，有一根信号线需要承载1 毫安的电流，而工艺手册注明每微米可以走0.5 毫安的电流，那么这根金属层的宽度至少要2 微米，如图5.6.3 所示。
本文来自辣*文~论-文^网
图 5.6.3 电流通过导线连接
下面我们来计算一下这根导线因为寄生电阻而产生的IR 压降。导线的方块电阻Rsqu是0.05Ω，R=Rsqu L/W，V=IR 所以计算得知电压为50毫伏。它对于一个电压非常敏感的电路来讲就会有很大的影响。如果这条导线的压降不能超过10毫伏，显然这个设计就是失败的。所以这就意味着我们必须将导线宽度增加5倍才能满足这一要求。为了降低寄生电阻，就需要确保使用最厚的金属层。正如我们了解的，一般情况下，最厚的金属线具有最低的方块电阻。如果遇到相同的金属层厚度，也可以将这几条金属重叠形成并联结构，大大降低了电阻。因此，并联布线是降低大电流路径电阻的有效方法，而且还能节省一定的面积。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 下一页
VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第8页下载如图片无法显示或论文不完整，请联系qq752018766
