ADC参考电压电路进行版图设计 第6页

ADC参考电压电路进行版图设计 第6页
我们常挂在嘴边的微米制造工艺实际上指的是一种工艺尺寸，指的是在一块硅晶圆片上集成的数以万计的晶体管之间的连线宽度。按技术述语来说，指芯片上最基本功能单元门电路和门电路间连线的宽度。采用90nm的制造工艺，就是指门电路间的连线宽度为90nm。我们知道，1微米相当于1/60头发丝大小，经过计算我们可以算出，0.09微米（90nm）相当于1/670头发丝大小。别小看这1/670头发丝大小，这微小的连线宽度决定了芯片的实际性能。为此，芯片生产厂商不计余力地减小晶体管间的连线宽度，来提高在单位面积上集成的晶体管数量。采用90nm的制造工艺，与130nm工艺相比，绝对不简单的仅是连线宽度减少了4onm微米，而是芯片制造工艺上的一个质的飞跃。毕业论文http://www.751com.cn
90nm制造工艺的其它技术特性：
——1.2nm氧化物栅极厚度，仅有5个原子层厚。越薄的氧化物栅极越好，超薄的氧化物栅极可以提高晶体管的运行速度。本文来自辣~文'论^文·网
——晶体管长度仅为50nm，未来两年还可以进一步缩小。目前的130nm工艺处理器的初始长度是70nm，现有大部分已经降到60nm。
——低K值（绝缘常量）的掺碳氧化物（CDO)绝缘材料，减少线路与线路之间的电容，以提高芯片内的信号速度并降低芯片功耗。这一绝缘材料通过简单的双层堆叠设计实现，非常容易制造。
迈入90纳米的技术，半导体前段工艺中的晶体管漏电(leakage)问题、SOI技术、光刻技术及后段工艺中的低介电质材料问题，都使厂商面临挑战。
因为线宽越来越细，晶体管漏电问题将更加严重，晶圆厂必须寻找新工具或方法，以防止电流跨闸外漏。台积电在90纳米工艺的解决办法是将氮注入晶体管的闸极。
5.2.2电容的版图设计
一个 MOS 晶体管能作为电容使用，但轻掺杂背栅增加了它的寄生电阻。可以获得较 好的结果是使用在重掺杂扩散区形成的氧化层电介质层薄膜。在标准双极工艺中制备的 MOS 电容有时使用发射扩散区作为下极板。除非工艺形成一个额外的薄层发射区氧化层，否则要求需要增加的一个掩模板来产生适当的电介质氧化层。MOS 晶体管不适于用作电容，但在 CMOS 工艺中它们是唯一的选择。应该偏置用作电容的 MOS 晶体管，以避免电容在阈值电压附近泄漏，如图 5.4。
图 5.4 电容工区
这样就可以把器件放在两种正偏工作模式中：积累态或强反型。积累态要求对 NMOS 栅正偏，或对 PMOS 栅反偏。偏压至少 1V 会保证晶体管工作在电容曲线的相对线性部分， 这限制了电压变化大约±10%。源和漏电极没有作用，只要器件工作在积累态就可去除。 作为电容的一个 MOS 晶体管有实际的串连电阻，大多数同下电极板相配合。能通过使用适 当长度的短沟道来最小化电阻，理想的是 25μm 或更少。如果省略源和漏扩散区，那么背 栅接触能在栅周围使用。如图 5.5 所示：
图 5.5 电容版图
当栅正偏并且阈值电压的总值加 1V 时，一个 NMOS 晶体管进入反型层。当栅负偏时一 个 PMOS 晶体管工作在强反型，偏置电压应超过阈值电压至少 1V。一个 MOS 电容工作在反 型，要求源/漏电极接触沟道。这些电极通常连接到背栅端子中。反型工作的电容版图同 典型的 MOS 晶体管相同。
5.2.3 MOS管的版图设计
图 5.6 中分别是一个 PMOS 和一个 NMOS。有源区是定义 MOS 管可以形成的地方的扩散区间, 也就是说只有被有源区覆盖的部分才是 MOS 管的有效部分。为了与阱(well) 或者衬底( substrate) 接触连接,需要一个叫做 P-imp 层来决定形成 P＋型或者 N-imp 层来决定形成 N＋型。而多晶硅在本图中的作用则是用来形成 MOS 管的栅电极。蓝色的 2 条金属连线分别作为 MOS 管的漏极电极和源极电极。在本设计中我们采用的是 n 阱 CMOS 工艺, 则衬底是 p 型低掺杂。n 沟道 MOS 管直接在衬底上制造, 在图 5－6 右图中, NMOS 需要选 用 N+,最外面红色部分是氧化层，增加管子的驱动电压，有了它才可以达到 2.5v。因为一般 nMOS 晶体管衬底接 VSS 低电源端, 所以为了让 p 型衬底与VSS毕业论文http://www.751com.cn
 接口接触要采用 P+。 而 p 沟道 MOS 管则需要做在 n 阱上,然后采用 P+。因为一般 PMOS 晶体管衬底接 Vdd 高电 源, 为了让作为 PMOS 衬低的 n 阱与 V dd 接口接触, 采用 N+。用绿色表示的多晶硅被红色氧化区覆盖的部分才作为 MOS 管的有效栅电极, 该栅与有源区形成的矩形宽边方向就是 MOS 管子的有效沟道长度(L) ,而矩形长边方向则是沟道宽度(W )，所以矩形的长宽比就是管子的[W/L]。 
图 5.6  PMOS 管和 NMOS 管本文来自辣~文'论^文·网
MOS 管的简化版图设计希望尽量得到正方形图案才是最紧凑的。如果 MOS 的沟道宽长 比比较大,,则版图上的 MOS 管是非常的瘦长的,根据图 5.7 的 MOS 管等效拆分原理, 这 时我们可以适当的将一个沟道宽长比为[W/L] 拆成 n 个宽长比为[1/n]*[W/L] 的管子来 表示，在版图则参看图 5.8,进一步在版图上简化则可以将拆分后的管子的源极或者漏极 重叠在一起,参见图 5.9：图 5.7  MOS 管的拆分原理

上一页  [1] [2] [3] [4] [5] [6] 

ADC参考电压电路进行版图设计 第6页下载如图片无法显示或论文不完整，请联系qq752018766