1、FPGA最小系统板设计
FPGA最小系统板采用的是Xilinx公司SpartanII系列的XC2S200-PQ208型20万门芯片，其配置芯片为Xilinx公司的专用配置PROM芯片XCF02S，以实现加电自动配置。核心板采用5V输入，板上有两块LM317电源芯片分别输出3.3V和2.5V电压。板上采用100MHz有源晶振，通过内部倍频系统工作时钟可高达200MHz，满足高速设计要求。核心板140只I/O口全部引出，非常便于与外围器件的连接及系统的扩展。FPGA最小系统框图如附录1所示。本文来自辣.文~论^文·网原文请找腾讯3249,114
2、信号调理电路设计
AD转换电路对输入模拟信号的幅度范围有一定的要求，因此被测信号输入A/D前需要进行信号调理。信号调理电路组成框图如图4所示。
图4 信号调理电路组成框图
（1）衰减电路设计
信号衰减幅度由FPGA通过功率驱动芯片ULN2803来控制。ULN2803控制继电器的通断，决定了电阻分压网络的衰减倍数，衰减网络电路原理图如附录2所示。
设计任务要求数字示波器的输入阻抗大于1MW，在此电路中设计输入电阻R1+R2=1MW，衰减10倍则有：R1 =100KΩ，R2=900KΩ。电容C1，C2在衰减器中起补偿作用，以改善频率响应，避免自激。
设计采用ADI公司的高性能FET输入单电压反馈运算放大器AD8065构成电压跟随电路实现阻抗变换，提高衰减电路输出阻抗。同时，为了防止过载时器件的损坏，系统中设计了由四个限幅稳压二极管和电阻构成的过载保护电路，将输入信号电压值限制在±2V的范围之间，限幅稳压电路图见附录3所示。
（2）放大电路设计
程控增益宽带放大电路由增益变化范围线性连续可调的可控增益放大器AD603组成。通过FPGA结合8位D/A转换芯片CA3338E对两片AD603引脚端1的电压进行控制，可获得－20～＋60dB范围的增益，远远大于题目250倍的放大要求，两级输出最大电压在4V左右。两片AD603构成的程控增益控制放大电路如附录4所示。
3、触发电路设计
健美操的锻炼价值以及教学方法数字存储示波器中触发电路的作用是：在满足触发条件时开始对采集的数据按规定的起点地址进行存储和显示。触发电路如附录5所示。
高速比较器选用响应时间为20ns的高速低功率快速采样保持放大器LM360。电阻R2、R3用于调节或选择触发电平，分别为3KW和2KW，后者为可调电位器，可以在0～2V范围内任意选择触发电平。
4、取样保持电路
取样保持芯片选用AD公司生产的快速采样保持放大器AD781。AD781的快速采样时间为700ns，满足题目对实时采样速率小于等于1MSa/s的要求，采用自校舍正结构，具有极小的保持模式误差，保持误差仅为0.01μV/μs。同时该芯片无需外接元件与外部调整，具有很好的线性和优良的直流和动态性能，十分适用于高速AD转换器的前端电路。AD781的输入信号幅度范围为－12V～＋12V，采用±12V直流稳压电源供电，内部功能和引脚图如附录6所示。
5、A/D转换电路
设计中采用ADI公司生产的快速A/D转换芯片AD9224。AD9224为28脚SOIC和SSOP封装的模/数转换器；内部采用闪烁式AD及多级流水线式结构，因而不失码，使用方便、准确度高；在单一＋5V电源下，它的功耗仅有376mW，信噪比与失真度为±0．7dB，完全满足设计要求。设计中的参考电压使用内部参考电压，将SENSE与REFCOM引脚短接，此时电压范围为0～4V。 AD9224应用电路如附录7所示。
为减少A/D转换结果的二次谐波，提高信噪比(SNR)，A/D芯片前端采用AD8138组成信号调理电路将单端信号转换成差分信号输入。该放大器的输入阻抗高达6MΩ，可以直接与输入信号相连从而省略隔离放大器，因而可大大精简了电路结构。AD8138应用电路如附录8所示。
上一页 [1] [2] [3] [4] 下一页
FPG数字存储示波器设计系统框图 第2页下载如图片无法显示或论文不完整，请联系qq752018766
