图1 简易多功能计数器系统框图
二、系统电路设计系统的硬件设计：
（一）、电源输出模块
电梯控制气的设计论文原理图如图2所示：图2电源原理框图
220伏50HZ的市电经过变压器之后产生12伏左右的交流电，又经过整流桥之后输出直流电，电容C1和C2滤除了其中的交流成分，经过稳压管之后，输出幅度比较稳定15伏左右的直流电。L7805,L7812,以及L7912是三态稳压器，只要给他们大于一定电压的电压值（小于最大输入电压）他们就可以分别输出+5伏，+12伏和-12伏的电压。本文来自辣.文~论^文·网原文请找腾讯324,9114
（二）、信号调理模块
原理图如图3所示：
图3 方波整形原理图
使用方波整形是为了产生计数信号，是为后续的VHDL计数、测频工作做准备的。
AD8611是高速比较器，100MHz信号输入，单/双路4nS传输延迟，具有锁存和互补输出功能。AD8611对很宽的频率范围的输入波形都有良好的整形效果。AD8611能够在低频和高频都能产生波形比较正确的方波，能够满足设计的要求，因此，在此系统中采用了AD8611作为电压比较器的核心。
（三）、信号频率/周期测量模块
采用ALTERA 的CPLD EPM570对输入信号进行测量。CPLD的基本特点主要有：
核心电压3.3 V、144 引脚( 其中116 个GPIO) 的EPM570T144C5 作为实现控制电路的CPLD。EPM570T144C5内部有570个逻辑单元( Logic Element)，相当于440个宏单元(Macrocell)。EPM570T144C5 内部分为两个I/O bank, 共116 个通用I/O, 引脚延时为8.8ns, 满足系统的设计要求。具体测量方法如图4所示：输入信号经过AD8611整形后，送到CPLD进行测量。首先进行判断，频率大于1KHZ测频，方法是通过精确定时1秒钟，进行测频，测量精度大于0.1%。
低于1000Hz采用周期测量法，因为采用25MHz的标准时钟源，测周的精度大于0.1%。满足了题目要求。具体的读取方法如图4所示。
时间间隔Tx待测脉冲量化时钟M
图4 频率/周期测量
量化时钟频率为 ，对应的周期 ，在待测脉冲上升沿计数器输出计数脉冲个数 ， ， 为待测脉冲上升沿与下一个量化时钟脉冲上升沿之间的时间间隔，则待测脉冲时间间隔 为：
（四）、ATmega64单片机
ATmega64是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega64 的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。具有2K 字节EEPROM，对本设计的记忆功能有很大的帮助。
本设计中用CPLD来测量频率/周期，然后将结果送到ATMEGA64 进行显示，保存。
M64作为控制中心，对键盘、显示、以及记忆的读取、计数值得读取等进行控制，以实现人机交互。
上一页 [1] [2] [3] 下一页
Atmega64简易多功能计数器设计+流程图 第2页下载如图片无法显示或论文不完整，请联系qq752018766
