ADC0809
ADC0809是CMOS8位A/D转换器，采用逐次逼近式进行A/D转换。芯片内有一个8路模拟开关、一个比较器、一个带有树状模拟开关的256R分压器和一个逐次逼近的寄存器，其内部逻辑框图如图2- 所示。ADC0809有8路模拟量输入通道。ALE为地址锁存信号，高电平有效时，ADDC~ADDA被锁存，从而可通过对ADDC、ADDB、ADDA 3端输入的地址译码，选通8路模拟量输入（IN0~IN7）的任意一路进入片内，进行A/D转换。
图2-6 ADC0809的内部结构 图2-7 ADC0809引脚图
引脚说明及工作时序
VCC ,GND :电源和地
IN0～IN7 :8 路模拟量的输入端,当模拟量的变化频率很高时,需进行采样保持后再接入输入端;
ADDA、ADDB、ADDD : 输入地址选择端, 当(ADDC、ADDB、ADDA) 从000 变化到111 时,分别选择IN0 到IN7 通道进行A/ D 转换;
START:为A/ D 转换启动信号,启动脉冲的上升沿将所有内部寄存器清零,下降沿开始转换;
AL E:地址锁存允许信号, 上升沿将输入地址(ADDC、ADDB、ADDA) 锁存,确定相应的模拟通道以便进行A/ D 转换;
OE:数据输出允许端,高电平时打开片内的三态锁存缓冲器,将输出寄存器(存放着A/ D 转换的结果)的数据送到数据线上;
EOC:转换结束信号,高电平有效,在START 信号上升沿之后0～8 个周期内变为低电平,转换结束变为高电平,可用作查询或中断信号用;
CL K:时钟信号, ADC0809 工作频率f 不大于640kHz , 一般利用扩展槽上的CLOCK 信号(4. 77MHz) 8 分频得到的596kHz 信号。
树状开关和256R分压器组成一个基本D/A转换器。当给ADC0809一个启动信号（START）后，通过控制与时序电路以及逐次逼近寄存器，采用逐步逼近的方式进行A/D转换。ADC0809的START是A/D转换启动信号，高电平有效，EOC是转换结束信号，高电平有效，当A/D转换完毕，EOC的高电平可用作中断请求信号。ADC0809转换后的数字量通过三态缓冲器输出，当输出允许OE=‘1’时，打开三态输出门输出数字量。
图2-8 地址码与输入通道的对应关系 图2-9 ADC0809时序图
8255A
8255A是Intel系列的并行接口芯片，由于它是可编程的，可以通过软件来设置芯片的工作方式，用其连接外部设备时，通常不需要再附加外部电路，给使用带来极大的方便。因此，常用它作为微型计算机与其它外设之间的接口。可由程序来改变其功能，通用性强、使用灵活。通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯片。
8255A是一个具有两个8位（A口和B口）和两个4位（Ｃ口分高／低４位）并行Ｉ/O端口的接口芯片，它在Intel系列CPU与外设之间提供与TTL 电平兼容的接口，适应多种数据传送方式（如无条件传送、查询传送和中断传送）的要求。与此相应，8255A设置了方式0、方式1和方式2（双向传送）三种工作方式。用户可根据外设条件，通过向8255A写入工作方式控制字来灵活构成多种接口电路。
①通信方式0是一种基本的输入输出方式,该方式适用于较简单的场合,这种场合可以不使用联络线。该方式的特点是:输出有锁存,而输入不被锁存,而且方式0是单向的I/O,即一次初始化指定了输入或输出,不能再改变;如果改变,则必须重新初始化。不能指定同一端口同时既为输入又为输出。
②通信方式1是选通输入/输出方式。在这种方式中,A口和B口用于输入/输出的数据端口, C口某些位用于接收或产生应答联络信号。该方式的特点是:方式1在输入/输出数据时都被锁存,可以用查询方式和中断方式进行数据的输入/输出。
③通信方式2是分时双向输入/输出方式,即同一端口的I/O线既可以作为输入也可以作为输出。该方式的特点是: A口可以工作于方式2,但是B口只能工作在方式0和方式1,在方式2输入/输出数据时都被锁存;方式2可以用于查询方式和中断方式进行数据的输入/输出,在方式2时,为双向传送设置的联络信号,实际上就是在方式1下输入和输出两种操作时的组合,只有中断申请信号INTR既可以作为输入的中断申请,又可以作为输出的中断申请。
图2-10 8255A的内部结构框图 图2-11 8255A的引脚图
8255A的引脚功能
8255A采用40条引脚的双列直插式（DIP ,Dual in-line package）封装，其引脚信号有：
Ａ1、A0：片内寄存器选择信号（输入）
D7~ D0： 与CPU侧连接的数据线（双向）
PA7~ PA0：Ａ口外设数据线（双向）
PB7 ~PB0：Ｂ口外设数据线（双向）
PC7~ PC0：Ｃ口外设数据线（双向）
RSSET：复位信号（双向）
控制信号 以及Ａ1、A0的组合可以实现对3个数据口（PA、PB、PC）和控制口（控制寄存器）的读写操作，如表2-12所示。
A1 A2 RD WR CS 输入操作（读）
0
0
1 0
1
0 0
0
0 1
1
1 0
0
0 端口A→数据总线
端口B→数据总线
端口C→数据总线
输出操作（写）
0
0
1
1 0
1
0
1 1
1
1
1 0
0
0
0 0
0
0
0 数据总线→端口A
数据总线→端口B
数据总线→端口C
数据总线→控制字寄存器
断开功能（禁止）
×
1
× ×
1
× ×
0
1 ×
1
1 1
0
0 数据总线为三态（高阻）
非法状态
数据总线为三态（高阻）
表2-12 8255A端口功能选择
（三）硬件设计
图3-1 课设接线图
连接线：CS4→FF80H，JX6→JX17，8MHZ→T，IN0→VT，PA0→L1，PA1→L2。
JX17为系统提供的数据总线接口：
LED发光二极管指示电路：实验台上包括16只发光二极管及相应驱动电路。Ll-L16为相应发光二极管驱动信号输入端，该输入端为低电平“0”时发光二极管亮。（箱式实验机简化为12只发光二极管）：