LED显示屏的计算机远程控制系统 第7页
的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变
的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出
的脉冲或用于定时目的。然而要注意的是:每当用作外部数据存储器时，将跳过一个
ALE脉冲。如想禁止A比的输出可在SFRSEH地址上置0。此时，ALE只有在执行MOVX
和MOvC指令时ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行
状态ALE禁止，置位无效。
(11)/PSEN:外部程序存储器的选通信号。在由外部程序存储器取指期间，每个
机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将
不出现。
(12)/EA/VPP:当/EA保持低电平时，则在此期间外部程序存储器(OO00H一FFFFH)，
不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET;当/EA
端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V
编程电源(V尸p)。
(13)XTALI:反向振荡放大器的输入及内部时钟工作电路的输入。
(14)xTALZ:来自反向振荡器的输出。
振荡器的特性如下:
xTALI和XTALZ分别为反向放大器的输入和输出。该反向放大器可以配置为片内
振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTALZ应不接。
输入至内部时钟信
一
号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要
求，但必须保证脉冲的高低电平要求的宽度。
芯片擦除:整个FPEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，
并保持ALE管脚处于低电平IOmS来完成。在芯片擦操作中，代码阵列全被写“1”
且在任何非空存储字节被重复编程以前，该操作必须被执行。此外，AT89C51设有稳
态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲
置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在
掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个
硬件复位为止L10]。
2.4双口RAM
2.4.1双口RAM的工作原理及特点
作为一种性能优越的快速通信器件，双口RAM为多处理器之间提供了一条快
速通信通道。双口RAM适合运用在多CPU的高速数字系统中。双口RAM提供了两路完
全独立的端口，每端都有完整的地址、数据和控制总线。对于单个CPU而言，双口
重庆大学硕士学位论文
RAM卜习普通以M没有什么明显区别，只有当多个CPU对同一地址进行操作时，才会出
现争用现象。对于地址数据争用情况的解决，双口RAM提供了以下几种工作方式〔81:
(l)硬件判优方式:双口RAM具有解决两个处理器同时访问同一个地址单元的
硬件仲裁逻辑。在双口RAM的两套控制线中，各有一BUSY引脚，当一端的CPU对该
存储器的某地址进行读写时，双口RAM会将这一端的BUSY引脚置高电平，而将另一
端BUSY引脚置低电平;同时，当另一端的CPU也要对双口RAM进行读写操作时，它
会检测己端的BUSY信号，如果为低则不能读取，而要等待一个时钟周期再检测BUSY
信号，直到为高电平时才进行存储操作。这样就避免了两个CPU同时竞争资源而引发
错误的情况〔9〕。
(幻软件(中断)判优方式:双口RAM具有两套中断逻辑，通过两个INT引脚分
别连到两个C四的中断引脚上，以实现双CPU的握手信号。双口RAM的最高的两个字
节为特殊中断字节，即当CPU对这两个字节读写时，可以清除或发送中断:当左边
CPU向奇地址(对于工DT7005而言为IFFF地址)进行写操作时，双口RAM向连到右
端口中断引脚的CPU发出中断;右端CPU向奇地址进行读操作时，清除该中断。当右
边CPU向偶地址(1FFE)进行写操作时，双口RAM向连到左端口中断引脚的CPU发出
中断;左端CPU向偶地址进行读操作时，清除该中断。各引脚状态如下:
表2.1双口RAM中断逻辑
tableZ.lDoubleRAMinterruPtlogie
左左端口口右端口口功能能
读读读写写片选选地址址中断断读读‘写写片选选地址址中断断断
XXXXXOOO000IFFFFFXXXXXXXXXXXXXXX000设右中断断
XXXXX入入XXXXXXXXX000XXX000IFFFFFlll清右中断断
XXXXXXXXXXXXXX000XXX000000IFFEEEXXX设左中断断
00000XXX000IFFEEElllXXXXXXXXXXXXXXX清左中断断
根据上述中断逻辑，可以实现双CPU的高速通讯。
传统的串行数据通讯速度较慢，而并行通讯需要对并口初始化，且数据传输逐字
进行，而传输过程中又要过多占用CPU时间，导致传输效率较低。而在双口RAM传输
中，CPU将双口RAM作为自己存储器的一部分，当两个CPU需要数据传输时(如左边
向右边传)，首先左边CPU将需要传送的数据放到双口RAM的某个通用地址单元，然
后向双口RAM最高奇地址进行写操作，以向右边CPU发出一个中断，这样右边CPU
进入其中断服务程序，将该段地址单元的数据读出，之后对最高的奇地址进行读操作，
以清除该中断。反向亦然。通过这种方式，就实现了双CPu的快速通讯〔11〕。
2.4.2双口RAM1DT7132SA芯片
采用美国IDT公司的IDT7132SA，2K字节双口RAM，管脚分布如图2.2所示。
重庆大学硕十学位论文
旧T7132SA
图2.3IDT7132SA管脚图
F192，3IDT7132SAPin
xDT7一32sA各管脚的功能如下〔12，:
AOL一A10L为n位左端口地址
工/OOL一工/O7L为8位左端口数据输入输出口
AOR一A10R为n位右端口地址
工/00R一工/O7R为8位右端口数据输入输出口
/CSL和/CSR为左右端口的片选信号输入，输入信号，低电平有效
/oEL和/OER为左右端口输出使能的控制信号，输入信号，低电平有效
/wEL和/wER为左右端写入使能的控制信号，输入信号，低电平有效
/BUSYL和/BUSYR为左右端口的状态信号，输出信号，低电平表示端口正在进行
读写操作。
2.5串行数据收发器MAX一232
2.5.1串行通信的工作原理
在各种单片机应用系统的设计中，如智能仪器仪表、各类手持设备、GPS接收器
等，都会遇到怎样与PC机进行通讯的问题。在数据量不大、传输要求不高的情况下，
一般都采用串行通讯方式，即通过与PC机配置的RS一232标准串行接口COMI、COMZ
等相连接来实现应用系统与PC机之间的数据交换。
鉴于单片机的输入、输出电平为TTL电平，与PC机RS一232标准串行接口的电
气规范不一致，因此要实现单片机与PC机之间的数据通读，必须进行电平转换。一
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
LED显示屏的计算机远程控制系统 第7页下载如图片无法显示或论文不完整，请联系qq752018766
