基于FPGA数字频率计的设计制作
摘要：该数字频率计的设计仅利用硬件描述语言来完成对系统功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。所以尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。
关键词：数字频率计；现场可编逞逻辑器件；电子设计自动化；硬件描述语言．
Design digital cymometer of using FPGA
(Sdloo!Ele,tronic，咖nnation．P／uhan University．HubeilVuhm~430(]72，ChimL)
Abstract：This pI_0jeet only utilizes HaMwa~e Descriptkm I~mguage t()descritle the function of system
With the help of EDA tool，we earl驴t the final design．So ahhough the target system is hardware，the whole de-
sign and modification is as efficient aS soiiwere design．
Key words：digital cymolneter，FPGA，EDA，VHDI．
频率计的基本功能是根据基准时钟列被测时钟进行检测，并且被测时钟的频率值在数码管显示出来。这罩采用的工作原理是利用基准时钟产生l S的时问宽度，从砷在这1 s的时问宽度里对被测时钟记数，然后将最后的记数结果送到数码管显示。
传统的数字频率计可以通过普通的硬件电路组合来实现，其开发过程、调试过程十分繁锁，而且由于电子器件之间的互相干扰，影响频率计的精度，也由于其体积较大，已不适应电子设计的发展要求。
笔者采用EDA(Electronic Design Automation)的方法米完成频率汁的设计，即通过VHDL(Very一 ．．High
Speed Integrated Circuit Haidware Description Language)硬件描述语言的设计，用FPGA(Fieht Programmahle
Gate AItav)来实现。FPGA即现场可编程逻辑器件是由存放在片内I{AM中的程序来设置其工作状态的，凼此，工作时需要对片内的RAM进行编程。用户町以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据渎人片内编程RAM中，配置完成后，FPGA进人工作状态。掉电后，FP(；A恢复成白片，内部逻辑关系消失，凼此，FP．GA能够反复使用。FPGA的编程无须专用的FPGA，从事测控技术与系统集成的研究
编程器，只须Hj通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一·片EPROM即可．．这样，同一片FPGA，不同的编程数据，可以产生
不同的电路功能。因此，FP(；A的使朋非常灵活。同时EDA开发¨I：具的通用性、设汁语言(在此为VHDL)的标准化以及没计过程几乎与所用器件的硬件结构无关，所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，可以祚很短的时间里完成十分复杂的系统设计。
1设计实现
1．1逻辑结构描述
图1是8位十进制数字频率计的逻辑框图，它由一个测频控制信号发生器、8个有时钟使能的十进制计数器和一个32位锁存器组成。
时钟情号H测频拄制信号发生器}j 8个
l 『r进制
图1 8位十进制数：一频率汁逻辑机1．2硬件描述语言
测频控制信号发生器：频率测墩的基本原理是计算每秒钟内待测信号的脉冲个数．测频控制信号发生器的汁数使能信号I—t n能产生一个I s脉宽的周期信号，并对频率计的每一计数器的ENA使能端750 kHz时，出现误差。因此该频率计测频范围为l
Hz～’750 kHz，在此测频范围内的测频精度较高。
2结束语
用F．PGA设_}f数字频率计的方法大大减轻了电路图设计和电路板殴计的工作量和难度，减少了系统芯片的数量，缩小了系统的体积，提高了系统的可靠性。在设计过程中，可根据需要，随时改变器件的内部逻辑功能和管脚的信号方式，具有很高的灵活性，避免了传统设计方法中的再设计风险。另外，传统设计方法的设计成果难以得到再利用，基于现代EDA技术的EPGA的设计成果经过修改、组合就能投入再利用，节省了开发成本并提高工作效率，是现代电子设计的上乘之选。
参考文献：
1]潘松，王国栋vHDL实用教程[M]成都：电子利技 大学出版社，200l
[2]王小军vHDL简明教程[M]北京：清华大学出版社， 1997
[3]林敏．方颖立vHDL数字系统设计与高层次综合 [M]北京：电子工业出版社，563
基于FPGA数字频率计的设计制作下载如图片无法显示或论文不完整，请联系qq752018766
