毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 课程设计 >> 正文

篮球竞赛30秒倒计时器电路图及下载 第3页

更新时间:2009-12-30:  来源:毕业论文
篮球竞赛30秒倒计时器电路图及下载 第3页
    脉冲产生电路 图3


芯片NE555
NE555是时基集成电路,它在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中,除了单一品种的电路外,还可组合出很多不同电路,如:多个单稳、多个双稳、单稳和无稳,双稳和无稳的组合等。 下图是NE555的内部功能原理框图和内部管脚图。 
             NE555内部管脚图 
芯片74LS161
       74LS161是常用的四位二进制可预置的同步加法计数器,它可以灵活的运用在各种数字电路,以及单片机系统种实现分频器等很多重要的功能.
 
<74ls161引脚图>
输 入  输 出
CR  CP LD  EP ET D3  D2  D1  D0  Q3  Q2  Q1  Q0
0  Ф  Ф  Ф  Ф  Ф  Ф  Ф  Ф  0  0  0  0
1  ↑  0  Ф  Ф  d  c  b  a  d  c  b  a
1  ↑  1  0  Ф  Ф  Ф  Ф  Ф  Q3  Q2  Q1  Q0
1  ↑  1  Ф  0  Ф  Ф  Ф  Ф  Q3  Q2  Q1  Q0
1  ↑  1  1  1  Ф  Ф  Ф  Ф  状态码加1
<74LS161功能表>
从74LS161功能表中可以知道,当清零端CR=“0”,计数器输出Q3、Q2、Q1、Q0立即为全“0”,这个时候为异步复位功能。当CR=“1”且LD=“0”时,在CP信号上升沿作用后,74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3,D2,D1,D0的状态一样,为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后,计数器加1。74LS161还有一个进位输出端CO,其逻辑关系是CO= Q0•Q1•Q2•Q3•CET。合理应用计数器的清零功能和置数功能,一片74LS161可以组成16进制以下的任意进制分频器。
                        
                         芯片74LS00
74LS00是常用的2输入四与非门集成电路,它的作用很简单,顾名思义就是实现一个与非门。

Vcc 4B 4A 4Y 3B 3A 3Y
┌┴—┴—┴—┴—┴—┴—┴┐
__ │14 13 12 11 10 9 8│
Y = AB ) │ 2输入四正与非门 74LS00
│ 1 2 3 4 5 6 7│
└┬—┬—┬—┬—┬—┬—┬┘
1A 1B 1Y 2A 2B 2Y GND
<74LS00引脚图>
74LS00真值表:
A=1 B=1 Y=0
A=0 B=1 Y=1
A=1 B=0 Y=1
A=0 B=0 Y=1

2.3.2  8421BCD码递减计数器模块
74LS192是一块同步8421BCD码加/减计数器,具有直接清零、置数、加锁计数功能。计数器选用汇总规模集成电路74LS192进行设计比较简便。74LS192是双时钟方式的十进制可逆计数器,CPU为加计数时钟输入端,CPD为减计数时钟输入端,LD为预置输入控制端,异步预置,CR为复位输入端,高电平有效,异步清除,CO为进位输出:1001状态后负脉冲输出,BO为借位输出:0000状态后负脉冲输出。
电路图见图4.
 
                计数模块 图4
计数电路由两片74LS192来构成。由于是做30s倒计时电路,所以计数CP脉冲应从CPD端(即DOWN端)输入,并且计数器的预置数(BCD码)应为00110000,其中上片74LS192置为0000,下片74LS192置为0011,即为十进制的30.它的计数原理是:只有当低位BO端发出借位脉冲时,高位计数器才作递减计数。当高、低位计数器处于全零,且CPD为0时,置数端LD为0,计数器完成并行置数

上一页  [1] [2] [3] [4] [5] [6] 下一页

篮球竞赛30秒倒计时器电路图及下载 第3页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©751com.cn 辣文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。