毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 课程设计 >> 正文

VCMOS直接数字合成器设计 第8页

更新时间:2010-3-20:  来源:毕业论文
VCMOS直接数字合成器设计 第8页
X, X 6位和5位字节指令不须要管。
A4, A3, A2, A1, A0 4位, 3位, 2位, 1位 ,0位字节指令决定寄存器存取在数据传送通信周期期间。
5.7串行端口引脚描述
串联的时钟脉冲。串联引脚用来同时发生资料往返于AD9951和支配内状态时钟脉冲。最大频率是25 MHz。
CSB芯片选择。CSB是低电平激活输入,允许超过一种方法接通串行通讯线路。当这个输入是高电平时, SDO和SDIO引脚定位高阻态。如果在通信周期期间驱动高电平,周期中止直到CS恢复低电平。芯片选择可以是关系系统的SCLK。
SDIO串行数据I/O. 数据总是记录AD9951的引脚。然而,这个引脚被使用双向的基准线。7拉寄存器地址0x00控制其结构的引脚。默认值是逻辑0, SDIO引脚是双向的。
SDO串行数据处理。数据是从引脚使用分离线收发两用设备选读。在事例里AD9951处于双向的I/O方式、这个引脚不是用来输出数据和加强状态。
IOSYNC - It在此I/O端口状态没有占满编址寄存器的容积。高电平IOSYNC引脚有效,电流通信周期结束。在 IOSYNC返回低电平(逻辑0)以后,下一个通信周期可以开始,从当前指令字节开始记录。
5.8MSB/LSB传递
AD9951串行端口可以支持最高有效位(MSB)或最低有效位(LSB)开始数据格式。此功能被控制寄存器0x00 <8>bit控制.缺省值的控制寄存器0x00 <8>是低电平(MSB开始)控制。当控制寄存器0x00 <8>处于高电平状态时,AD9951串行端口处于LSB开始运行。指令字节必须是把控制寄存器0x00 <8>指出的格式写入。如果AD9951处于LSB首谐调,那指令字节必须是记录从最低有效位到最高有效位。
在MSB初期,串行端口控制器将产生最重要的字节(指定寄存器)地址,再开始后面次要的重要的字节地址,直到I/O运行结束。从 AD9951必须是(可能的)MSB的初指令选读。如果工作在LSB方式,那串行端口控制器就会产生字节地址,开始后面其次的包括更大的重要的字节地址直到I/O状态结束。从 AD9951必须是(可能的)LSB的初指令选读。
例如Operation
振幅比例因子寄存器在MSB开始格式,作用于一个指令字节的0x02(串联的地址是00010(b))。由此指令,将为第一个数据字节其次的字节记录和一个内部地址0x08产生一个固有的字节地址0x07(看寄存器图)。既然振幅比例因子寄存器与字节宽不相合,那通信周期结束。
振幅比例因子寄存器在LSB开始格式,作用于一个指令字节0x40。由此指令,一个数据字节记录和一个内部地址0x07其次的字节记录将产生一个固有的字节地址(看那寄存器图)。既然振幅比例因子寄存器与字节宽不相合,那通信周期结束。
AD9951的断电功能
AD9951支持一个外部地控制或硬件断电特色以及多个通用软件结构,断电位确定上述的ADI DDS结果。
软件控制断电允许DAC, PLL,输入时钟电路,并且数字逻辑经独特的控制位(CFR1<7:4>)到分别掉电。当外部指定断电管脚(PWRDWNCTL)是高电平时,除 CFR1<6>不起作用外,其他位正常工作。外电源向下控制信息系统经由PWRDWNCTL输入引脚接通AD9951。当PWRDWNCTL输入引脚是高电平时,AD9951将以CFR1<3>位为基础进入向下方式。当PWRDWNCTL输入引脚是低电平时,外电源向下控制不起作用。
当CFR1<3>位和PWRDWNCTL输入引脚都是高电平时,AD9951进入快速恢复断电方式。在这个方式,数字逻辑和那DAC数字逻辑是断电的。DAC偏置电路、PLL、振荡器,和时钟输入电路不是断电的。
当CFR1<3>位是高电平时,且PWRDWNCTL输入引脚是高电平,那么AD9951进入最大功率向下方式。在这个方式,全部的操作失效。包括DAC和PLL,取一个大数使节拍加电。
当PWRDWNCTL输入引脚是高电平时,那个独立断电位(CFR1<7>, <5:4>)是不全(不管)和不用的。当PWRDWNCTL输入引脚是低电平时,独立断电位控制断电工作状态。
注意断电信号全部设计成逻辑1指出低功率方式和逻辑0指出能起作用的或加电方式。
表8指出逻辑电平各个断电位的作用,AD9951逻辑到模拟部分和数字钟产生集成电路块的部分,因为外电源向下运行。
布局考虑
为改善性能,下列布局方针应遵守模拟电源(AVDD)和数字电源(DVDD)分开接通,即使仅仅从两个不同的调压器由一个通用线路驱动。同样地,接地(AGND, DGND)应保持分开的,尽可能回到开头为止(就是分开的接地,即使在体系中地面接于一个公共点)。分流电容器应尽可能接近于芯片引脚。通常,一个多等级的旁路方案由一个小的高频电容器(100 pF)接近引脚并逐步的向大的电容器(0.1μF,10μF),远离实际供给正常工作电源。
表8断电控制功能
控制器 工作方式 描述
不管PWRDWNCTL = 0 CFR1<3> 软件控制 数字断电= CFR1<7>
DAC断电= CFR1<5>
输入时钟断电=CFR1<4>
PWRDWNCTL = 1 CFR1<3> = 0 外部控制,快速的恢复断电方式 数字断电= 1 ' b1
DAC断电= 1 ' b0
输入时钟断电= 1' b0
PWRDWNCTL = 1 CFR1<3> = 1 外部控制,最大功率向下方式 数字断电= 1 ' b1
DAC断电= 1 ' b1
输入时钟断电= 1 ' b1
6.应用电路
图25.同时发生上变频/下变频
图26.数位可编程将次要的操作在PLL完成
图27.两个AD9951指零,同时发生载波I和Q提供独立的相位偏移7.封装尺寸
 图28. 48引线四线扁平封装尺寸
8.注意 ESD
ESD(静电放电)敏感装置。静电电荷高达4000 V容易存储并检验设备且可以排出无检测。虽然这个产品特性所有的ESD保护电路,但是永久性损坏可以发生在经受高能静电放电中。所以,特有的ESD预先警告避免性能降低,以免损坏器件功能。
请注意这款装置在它的电流表格工作,不符合模拟装置标准要求,因为它以ESD为标准作评价充电装置模型(CDM)的。同样地,当运用这个结果时,应使用专门的检测,特别是制造环境。模拟装置将应用于一个更大的ESD,在不久的将来,这些警告信息将会从这个数据表消除。
9.规则手册
模块 温度范围 封装描述 封装形式
AD9951YSV -40°C to +105°C 48引线四线扁平封装,并排引线, 封装形式 SV-48
AD9951YSV-REEL7 -40°C to +105°C 48引线封装形式(500块REEL7) SV-48
AD9951/PCB  计算配电板 

上一页  [1] [2] [3] [4] [5] [6] [7] [8] 

VCMOS直接数字合成器设计 第8页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©751com.cn 辣文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。