FPGA等精度数字频率计(原理图+电路图+论文+源代码) 第2页
分析：对于两个buffer输出的数据接由FPGA生成的LPM除法和乘法模块进行计算，最后得到的数据是16进制，为了能在数码管上显示我们将其转化为10进制，用BCD码显示。而在转换模块里我们用的是除法取商舍余，最后输出显示。原理图如下：
4，测试方案与结果：
用信号源输出待测频率fx,最后结果是数码管显示的数据比信号源的少1HZ，每个数都是这样，有1HZ的误差，我们想可能是分频的时候本文源自辣文论文网不很准，造成了一个系统误差，但我们用示波器观察此信号时却很准确，是所要的60000ＨＺ．后来我们又想可能是跳沿的错误，我们把第一个计数器有上升沿有效改为下降沿，结果还是少1，实在找不到原因，我们就在乘法得数中进行数据补偿，加了1，于是就没有差值了。
5，误差分析：
由于在计数器计数的期间fx刚好计了整数个周期，而在这期间fb要么多计一个周期，要么少计一个周期，所以无论何时，误差总是1／fb。
6，参考文献：Verilong系统设计教程和电子电工中心论坛。
7, 结语：
这次校电子竞赛为我们三人提供了一个锻炼的平台，在这次竞赛中我们三人互相讨论，互相团结，互相信任，最后共同解决问题，在这过程中田老师的指导起了很大的作用，我们对Verilong系统设计有了更进一步的了解。经过很大的努力，最后终于成功了，毕业论文
http://www.Lwfree.cn/整数数据没有误差。我们今后会对等精度频率计做更进一步的完善，使其具有更多的功能，我们完全用FPGA做，这是以前没有的，因为在数据处理上有些难度，但在田老师的支持下，我们敢于挑战。在这期间我们增加的不仅是知识，还有一种合作精神，我想以后再有这样的机会，我们一定会积极参加，为将来能在电子领域有很好的发展做好铺垫！-- Copyright (C) 1988-2002 Altera Corporation
-- Any megafunction design, and related net list (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only to
-- program PLD devices (but not masked PLD devices) from Altera. Any other
-- use of such megafunction design, net list, support information, device
-- programming or simulation file, or any other related documentation or
-- information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to
-- the intellectual property, including patents, copyrights, trademarks,
-- trade secrets, or maskworks, embodied in any such megafunction design,
-- net list, support information, device programming or simulation file, or
-- any other related documentation or information provided by Altera or a
-- megafunction partner, remains with Altera, the megafunction partner, or
-- their respective licensors. No other licenses, including any licenses
-- needed under any third party's intellectual property, are provided herein.
N.C. = No Connect. This pin has no internal connection to the device.
VCCINT = Dedicated power pin, which MUST be connected to VCC (2.5 volts).
VCCIO = Dedicated power pin, which MUST be connected to VCC (2.5 volts).
GND = Dedicated ground pin or unused dedicated input, which MUST be connected to GND.
RESERVED = Unused I/O pin, which MUST be left unconnected.
上一页 [1] [2]
FPGA等精度数字频率计(原理图+电路图+论文+源代码) 第2页下载如图片无法显示或论文不完整，请联系qq752018766
