电子密码锁(简介+程序+原理图+电路图+流程图) 第3页
4.5-5.5V的工作电压范围
2个16位可编程定时/计数器
全静态工作模式：0Hz-33MHz
全双工UART串行中断口线
128x8 字节内部RAM
6个中断源
低功耗空闲和掉电模式
中断可从空闲模式唤醒系统
三级程序加密锁
看门狗（WDT）及双数据指针
软件设置空闲和省电功能
灵活的在系统编程（ISP字节或页写模式）
全双工串行UA本文来自辣文论文网RT通道
3.1.2 AT89S51引角功能说明
Vcc：电源电压
GND：地
P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口，作为输出口用时，每位能驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端口。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1口：P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号校验期间，P1接收低8位地址。表3-1为P1口第二功能。表3-1 P1口第二功能
端口引脚 第二功能
P1.5 MOSI（用于ISP编程）
P1.6 MISO（用于ISP编程）
P1.7 SCK（用于ISP编程）
P2口：P2是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流I。
在访问８位地址的外部数据存储器（如执行：MOVX @Ri 指令）时，P2口线上的内（也即特殊功能寄存器，在整个访问期间不改变。
Flash 编程或校验时，P2也接收高位地址和其它控制信号。
P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端口时，被外部拉低的P3口将用上拉电阻输出电流I。
P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，P3口的第二功能如下表3-2。
表3-2 P3口的第二功能
端口功能 第二功能 端口引脚 第二功能
RXD（P3.0） 串毕业论文
http://www.Lwfree.cn/行输入口 T0（P3.4） 定时/计数器0外部输入
TXD（P3.1） 串行输出口 T1（P3.5） 定时/计数器1外部输入
INT0（P3.2） 外中断0 WR（P3.6） 外部数据存储器写选通
INT1（P3.3） 外中断1 RD（P3.7） 外部数据存储器读选通
RST：复位输入。当振荡工作时，RST引脚出现两个机器周期上高电平将使单片机复位。WDT益出将使该引脚输出高电平，设置SFR AUXR 的 DISRTO 位（地址8EH）可打开或关闭该功能。DISRTO 位缺省为RESET输出高电平打开状态。
ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍以时钟振荡频率的1/6输出的正脉冲信号，因此它可对外输出时钟或用于定时目地，要注意的是：第当访问外部数据存储器时将跳过一个ALE脉冲。
对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）
如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位禁位后，只有一条MOVX 和MOVC指令ALE才会被激活。此外，该引脚伎被微弱拉高，单片机执行外部程序时，应设置ALE无效。
PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。当访问外部数据存储器，高有两次有效的PSEN信号。
EA/VPP：外部访问允许。欲使本文来自辣文论文网CPU公访问外部程序存储器（地址0000H－FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。
如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。
Flash存储器编程时,该引脚加上＋12V的编程电压Vpp。
XTAL1：振荡器反相放大器及内部时钟发生器的输入端。
XTAL2：振荡器反相放大器的输出端。
3.1.3 AT89S51芯片内部结构
特殊功能寄存器：特殊功能寄存器的片内空间分存如下图3-2所示。这些地址并没有全部占用，没有占用的地址不可使用，读这些地址将得到一个随意的数值。而写这些地址单元将不能得到预期的结果。
中断寄存器：各中断允许控制位于IE寄存器，5个中断源的中断优先级控制位于IP寄存器。图3-3为AUXR辅助寄存器。
图3-2 AUXR辅助寄存器
双时钟指针寄存器：为方便地访问内部和外部数据存储器，提供了两个16位数据指针寄存储器：PD0位于SFR区块中的地址82H、83H和DP1位于地址84H、85H，当SFR中的位DPS=0时选择DP0,而DPS=1时选择DP1。在使用前初始化DPS毕业论文
http://www.Lwfree.cn/。
上一页 [1] [2] [3] [4] [5] [6] 下一页
电子密码锁(简介+程序+原理图+电路图+流程图) 第3页下载如图片无法显示或论文不完整，请联系qq752018766
