FPGA简易数字频率计课程设计报告+原理图+电路路+源代码 第5页
图4-7 74HC04串联 本系统使用74HC04辣反相器，采用串联三个配合前置放大电路输出的反相位，使整形信号保持不失真状态。而由于采用了HC型号，输出转换时间tTHL / tTLH仅为7ns，能够满足系统要求。
（2）采用比较器
集成电压比较器比集成运放的开环增益低，失调电压大，共模抑制比小；但其响应速度快，传输延迟时间短，而且可将模拟信号转换成二值信号，即只有高电平和低电平两种状态的离散信号，不需外加限幅电路就可直接驱动TTL、CMOS等集成数字电路。如图4－8所示。
图4－8 比较器电路原理
所以采用比较器可以简单地地完成设计。采用高速比较器MAX901可以处理高达10MHz的输入信号。MAX901有低输入失调电压和电压范围灵活等特点，响应时间最大仅7ns，输出电平可与TTL电平相配合，且在后置电路中不需整形电路，大大简化了电路设计。综合考虑使用比较器作为整形电路。4．2 FPGA控制电路4.2.1 FPGA芯片选型
FPGA系统是整个硬件系统的核心，它既是协调整机工作的控制器，又是数据处理器，本设计使用Altera公司生产的Cyclone II系列的EP2C5Q208作为控制核心。如下图4-9所示。图4-9 EP2C5 引脚图
在Altera大获成功的第一代Cyclone 器件系列基础之上,Cyclone II FPGA从根本上针对低成本进行设计,为成本敏感的大批量应用提供用户定制特性。Cyclone II FPGA以低于ASIC的成本实现了高性能和低功耗。
Cyclone II FPGA由使用方便的免费Quartus II 网络版设计软件、多种知识产权(IP)和硬件开发套件提供支持,可以迅速实现低成本FPGA方案开发。
Cyclone II 器件提供针对低成本应用的用户定制FPGA特性,其密度分布范围广,含有丰富的存储器和嵌入式乘法器,并提供多种封装选择。Cyclone II 器件还支持低成本应用中常见的各种外部存储器接口和I/O协议。
Cyclone II 接口和协议应用。Altera Cyclone II采用全铜层、低K值、1.2伏SRAM工艺设计,裸片尺寸被尽可能最小的优化。采用300毫米晶圆,以TSMC成功的90nm工艺技术为基础,Cyclone II器件提供了4,608到68,416个逻辑单元（LE）,并具有一整套最佳的功能,包括嵌入式18比特x18比特乘法器、专用外部存储器接口电路、4kbit嵌入式存储器块、锁相环（PLL）和高速差分I/O能力。
本设计所选FPGA型号EP2C5，参数如表4-1所示
表4-1Cyclone II FPGA简介
器件 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70
逻辑单元 4,608 8,256 18,752 33,216 50,528 68,416
M4K RAM块
(4 k比特 + 512 校验比特) 26 36 52 105 129 250
总比特数 119,808 165,888 239,616 483,840 594,432 1,152,000
嵌入式18x18乘法器 13 18 26 35 86 150
PLLs 2 2 4 4 4 4
最多用户I/O 管脚 142 182 315 475 450 622
差分通道 58 77 132 205 193 262
4.2.2 FPGA最小系统搭建（1） 电源模块
图4-10 电源模块毕业论文
http://www.751com.cn 3.3V电源直接由5V输入电源经LM1085稳压芯片并经滤波得到，用于给FPGA所以IO口、外围存储电路、串行配置器件、复位电路等供电，1.2V电源由LM1117-1.2稳压并经滤波得到，给FPGA内核已经FPGA里面集成的PLL供电。本文来自辣.文~论^文;网
（2）存储电路
a．SDRAM存储器
SDRAM通常用于需要大量存储并且有成本要求的系统，SDRAM比较便宜，但需要实现刷新操作、行列管理、不同延时和命令序列等逻辑。Nios II SDRAM控制器完成了SDRAM的所有逻辑，可实现Avalon总线接口、透明的SDRAM初始化处理，刷新和其他SDRAM需要的操作，SDRAM与FPGA相连，SDRAM控制器（IP核）允许Nios II 处理器将SDRAM器件作为大容量线性可寻址存储器使用，因此用户只需要通过简单的操作就可以像使用SRAM一样使用SDARM。本设计使用的是32M的K4S561632H。电路图如图4-11所示
上一页 [1] [2] [3] [4] [5] [6] 下一页
FPGA简易数字频率计课程设计报告+原理图+电路路+源代码 第5页下载如图片无法显示或论文不完整，请联系qq752018766
