第四章介绍了FPGA电路对AES音频数据的处理，包括采样、定位、解码、格式转换、数据提取等，并且提供了主要代码；
第五章介绍了FPGA关于音频芯片UDA1341TS部分的电路和代码，该部分实现了对芯片的L3控制和I2S通信；
第751章介绍了完整系统的调试结果及分析，包括对硬件电路焊接的上电检查，程序运行调试和音频信号的监测波形。
2     数字音频数据传输标准
2.1     AES/EBU数字音频接口标准
AES/EBU 的普通物理连接媒质之一为平衡或差分连接，用的是卡农头的三芯话筒屏蔽电缆，参数为阻抗 110Ω，电平范围为2～7Vpp，抖动为±20ns[9]。
AES3标准建立了一种格式，有如下特点：
1）可用单根双绞线传输两声道的周期采样和均匀量化的音频信号, 也可以作单声道运用。
2）数据的传输是串行的,以此来减少较长距离传输造成的损耗和射频干扰；这种格式规定要能在不使用均衡的情况下在长达100m的距离上传输数据，在使用均衡的情况下则可以传输更长的距离。
3）可以传输不多于24bit位宽的音频信号，并携带其信息,如音频的采样频率、采样深度及预加重信息等。
4）左声道和右声道是复接在一起的，信道自带时钟信号并能自同步。因为时钟独立于采样频率，所以该格式可以用于任何采样频率，音频数据率根据采样频率而变化。广播电视行业中通常使用48kHz ±10/1000000，但在标准文档AES5-1998中，32kHz、44.1kHz、48kHz和96kHz都是AES认可的标准采样频率用于脉冲编码调制(PCM)应用[2,4,18]。
AES/EBU音频格式减轻了声道间的极性转变、声道的不平衡、绝对极性翻转、增益平移等问题，也缓解了嗡声和噪声拾取及高频损耗等模拟传输中会遇到的问题。它充分发挥了数字信号便捷、稳定的优势，因而成为广泛接收的音频通讯标准[18]。
2.1.1     AES流的数据结构
数据块是AES/EBU码流中可被完整分析的最小的数据结构单位，简称块（block）。每个块由192个帧（frame）构成，记为0至191帧。而每个帧单位又由两个子帧（subframe）组成，称为子帧A（通道1）与子帧B（通道2） 数字音频流的处理和音频输出的FPGA程序设计(3):http://www.751com.cn/tongxin/lunwen_25585.html