毕业论文

打赏
当前位置: 毕业论文 > 机械论文 >

基于CPLD的弹载数据存储器的设计+Modelsim仿真(4)

时间:2018-09-10 21:16来源:毕业论文
4、CPLD的功耗比FPGA大,而FPGA的集成度比CPLD高。 5、CPLD保密性好,FPGA 编程信息需要存放在外部存储器中,所以其保密性较差。 6、在编程上CPLD不如FPGA灵活


4、CPLD的功耗比FPGA大,而FPGA的集成度比CPLD高。
5、CPLD保密性好,FPGA 编程信息需要存放在外部存储器中,所以其保密性较差。
6、在编程上CPLD不如FPGA灵活,CPLD是在逻辑块下编程,而FPGA可在逻辑门下编程。
    本文所要设计的弹载数据存储器要求具有保密性强,数据掉电不丢失、时序延迟可预测等特点,所以选用CPLD芯片比较合适。
2.4  CPLD器件选型
    CPLD比较典型的器件是Xilinx、Altera、Lattice三大权威公司的产品,常用的芯片有:Xilinx XC95108 、Altera EPM7128S、Lattice LC4128V。本课题选用EPM570T100C5型号的CPLD作为核心器件,EPM570是Altera公司开发的一款CPLD器件,属于MAXⅡ系列产品,采用先进的CMOS E2PROM制造工艺,MAXⅡ器件采用新型的CPLD体系结构设计,使用低功耗处理技术,是所有CPLD系列产品中单个I/O引脚成本最低和功耗最小的一个系列,与MAX器件相比,功耗仅为其十分之一而成本不到其一半,并具有其两倍的性能和四倍的密度,该芯片采用100-TQFP封装技术。EPM570T100C5芯片具有以下性能和特点:
1、具有570个逻辑单元和440个等价宏单元;
2、计数器工作频率为300MHz,引脚间的逻辑延时为3.6ns;
3、TTL逻辑电平为3.3V,有76个可用I/O口;
4、提供8kbit的非易失性Flash存储器;
5、包含一个可编程的程序加密位,可以进行专利设计保护,防止程序被读出或复制;
6、具有超小型封装,支持在系统编程;
7、成本低,功耗小,打破了原有的CPLD功耗、容量、成本的限制;
8、有可编程宏单元触发器,有专有的时钟、清除、输出使能控制,有集电极开路选择[25]。 基于CPLD的弹载数据存储器的设计+Modelsim仿真(4):http://www.751com.cn/jixie/lunwen_22835.html
------分隔线----------------------------
推荐内容