2.2.2  C8051F410引脚和定义
    C8051F410引脚分布如图2.3所示，引脚定义如表2.1所列。
 
图2.3 C8051F410引脚分布
表2.1 C8051F410引脚定义
引脚名称    引脚号    引脚类型    说明
VDD    7    ——    内核电源
VIO    1    ——    I/O电源
GND    6    ——    地
VRTC-BACKUP    3    ——    smaRTClock后备电源
VREGIN    8    ——    片上稳压器输入
     2    数字I/O    器件复位。内部上电复位或VDD监视器的漏极开路输出。一个外部源可以通过将该引脚保持低电平（至少15us）将启动一次复位系统。建议在该引脚与VDD之间接1KΩ的上拉电阻
C2CK        数字I/O    C2调试接口的时钟信号
P2.7
C2D    32    数字I/O
数字I/O    端口P2.7
C2调试接口的双向数据信号
XTAL3    5    模拟输入    smaRTClock振荡器晶体输入
XTAL4    4    模拟输出    smaRTClock振荡器晶体输出
P0.0
IDAC1    17    数字I/O或模拟输入
模拟输出    端口P0.0
IDAC0输出
P0.1
IDAC1    18    数字I/O或模拟输入
模拟输出    端口P0.1
IDAC1输出
P0.2    19    数字I/O或模拟输入    端口P0.2
P0.3    20    数字I/O    端口P0.3
P0.4
TX    21    数字I/O或模拟输入
模拟输出    端口P0.4
UARTRX引脚
P0.5
RX    22    数字I/O或模拟输入
模拟输入    端口P0.5
UARTRX引脚
P0.6
CNVSTR    23    数字I/O或模拟输入
模拟输入    端口P0.6
ADC0、IDA0和IDA1的外部转换启动输入
P0.7    24    数字I/O或模拟输入    端口P0.7
P1.0
XTAL1    9    数字I/O或模拟输入
模拟输入    端口P1.0
外部时钟输入。对于晶体或陶瓷谐振器，该引脚是外部振荡器电路的反馈输入
P1.1
XTAL2    10    数字I/O或模拟输入
模拟I/O或数字输入    端口P1.1
外部时钟输出。该引脚是晶体或陶瓷谐振器的激励驱动器。对于CMOS时钟、电容或RC振荡器配置，该引脚是外部时钟输入
P1.2
VREF    11    数字I/O或模拟输入
模拟输入    端口P1.2
外部电压基准输入
P1.3    12    数字I/O或模拟输入    端口P1.3
P1.4    13    数字I/O或模拟输入    端口P1.4
P1.5    14    数字I/O或模拟输入    端口P1.5
P1.6    15    数字I/O或模拟输入    端口P1.6
P1.7    16    数字I/O或模拟输入    端口P1.7
P2.0    25    数字I/O或模拟输入    端口P2.0 C8051F410单片机引信性能考核电路检测系统设计+源代码(4):http://www.751com.cn/jixie/lunwen_3491.html