毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

基于FPGA的激光器电源PMBus总线接口设计(3)

时间:2018-08-14 17:19来源:毕业论文
FPGA芯片主要由以下几部分组成:可编程输入/输出单元(IOB)、基本可编程逻辑单元(CLB)、内嵌SRAM、布线资源、底层嵌入功能单元和内嵌专用单元等。针


FPGA芯片主要由以下几部分组成:可编程输入/输出单元(IOB)、基本可编程逻辑单元(CLB)、内嵌SRAM、布线资源、底层嵌入功能单元和内嵌专用单元等。针对不同系列的FPGA芯片,它的内部资源可能会有所不同。
可编程输入/输出单元是FPGA芯片和外界电路的相连的接口部分,它的接口电压一般表示为Vcco,对于FPGA芯片结构,可编程输入/输出部分可以根据Vcco接口电压的不同,分成不同的若干组(Bank),这些组决定了它的实际应用十分的广泛。现实中设计编程者都会对输入/输出信号进行编程,由此来完成信号驱动等匹配要求。
基本可编程逻辑单元是FPGA的最小单元,根据器件不同,CLB的数量也会有所不同。在每个基本可编程逻辑单元内都有一个可以编程控制的开关矩阵。
块RAM在实际的使用过程中,由于每个单片RAM的容量只有18KB,所以需要进行多片RAM进行级联,扩展成容量更大的RAM,才能完成更多的工程设计要求。在经常使用的FIFO等存储块里面也是由块RAM配置得到的。
FPGA芯片内部布线资源的工艺、长度、宽度、分布位置都不同,据此可以将其分为四大类:第一类是全局布线资源,用于FPGA芯片的内部全局时钟以及全局复位信号的布线;第二类是长线资源,用于完成FPGA芯片内部各个Bank之间的高速传递的信号以及第二全局时钟信号的布线;第三类是短线资源,用于完成内部的基本逻辑单元(CLB)之间的逻辑间互连和布线;第四类是分布式的布线资源,用于专有时钟信号、复位信号等控制信号线。
内嵌功能模块主要是指DLL(Delay Locked Loop),PLL(Phase Locked Loop),DSP和CPU等软件处理核(Soft Core)。底层嵌入模块,是指的软核,软核是芯片生产商植入的进行软件处理的模块。
内嵌专用硬核是相对于底层嵌入的软核而言的,硬核使FPGA芯片具有强大的逻辑功能处理能力,和ASIC电路功能类似,是芯片生产商在芯片内部集成的专用模块。现今,对于越来越发展的FPGA芯片,丰富的硬核资源代表更高工艺、更高性能。
Xilinx公司生产的FPGA产品按照适用范围的不同可以大概分成两大类:一类是Spartan系列,这类FPGA芯片主要适用于一般性能要求的用户,对逻辑设计可以用低成本、小容量就可以满足相关的设计要求;另一类是Virtex系列,这类FPGA芯片主要适用于高性能要求的用户,对逻辑设计要求高性能和大容量,一般价格更贵些。具体的实际生产应用起来,需要进行系统分析和成本考量,来进行器件的选择。
本次毕业设计实验所采用的是Xilinx公司的XC5VLX50T-1FFG1136F型号芯片,XC5VLX50T-1FFG1136F型号FPGA属于Virtex5系列产品,是FPGA系列制造工艺非常先进的芯片。Virtex5系列 FPGA芯片,所采用的是世界一流水平的 65nm 铜工艺技术,是先进的可编程逻辑器件,它强大的可编程功能使得Virtex5系列很快成为了业界翘楚。它可以满足不同的设计人员复杂的需求,如DSP、微处理器等相关工作的设计。
2.2  ISE14.7功能简介
Xilinx公司生产了全世界范围内领先的可编程逻辑器件。而且它还提供了完整的解决方案。Xilinx公司研发了大量的先进的FPGA芯片,而且它的市场制造和销售方面都占有市场很大的份额。
ISE的全称为Integrated Software Environment,即“集成软件环境”,是Xilinx公司的硬件设计工具。Xilinx公司的ISE软件使用平台具有操作简单、界面友好的优点,ISE14.7是目前为止开发的最新版的软件,使用起来功能更强大,是非常高效的EDA设计软件工具。ISE14.7软件具有FPGA的开发所需要的全过程,可以独立完成EDA设计的步骤。
设计输入:本次毕业设计主要是使用了相关的编辑窗口,可以进行HDL语言编程操作,也可以通过查看报告来进行debug; 基于FPGA的激光器电源PMBus总线接口设计(3):http://www.751com.cn/tongxin/lunwen_21328.html
------分隔线----------------------------
推荐内容