- 上一篇：Android系统中视频信号的播放程序设计
- 下一篇：CAN总线网络协议分析+文献综述
3、 灵活扩展性
与 PCI 不同，PCI Express 总线能够延伸到系统之外，采用专用线缆可将各种外设直接与系统内的 PCI Express 总线连接在一起。这样可以允许开发商生产出能够与主系统脱离的高性能的存储控制器，不必再担心由于改用 FireWire 或 USB 等其它接口技术而使存储系统的性能受到影响。
4、低电源消耗，并有电源管理功能
5、支持设备热拨插和热交换
6、支持 QoS 链接配置和公证策略
7、支持同步数据传输
PCI Express 总线设备可以通过主机桥接器芯片进行基于主机的传输，也可以通过交换器进行点对点传输；
8、具有数据包和层协议架构；
它采用类似于网络通信中的 OSI 分层模式，各层使用专门的协议架构，所以可
很方便地在其它领域得到广泛应用；
9、每个物理链接含有多点虚拟通道
10、可保持端对端和链接级数据完整性
11、具有错误处理和先进的错误报告功能
12、使用小型连接，节约空间，减少串扰
13、在软件层保持与 PCI 兼容
3．2 PCI总线设计
由于PEX8112为PCI-Express-to-PCI专用桥接芯片，所以FPGA一侧需要模拟成一个PCI设备，在FPGA内部，PCISlave和PCIMster两个模块实现的过程，模拟PCI总线进行数据传输的基本原理下图3-1所示：
PCISLave模拟PCI从设备
PCIMaster模拟PCI主设备
PCI总线控制信号frame、irdy、trdy等 ad[31:0]地址、数据图3-1
3．3 PCI总线操作
在一个PCI运用系统中，如果某设备取得了总线控制权，就称其为“主设备”；而被主设备选中以进行通信的设备称为“从设备”或“目标节点”。对于相应的接口信号线，通常分为必备和可选的两大类。PCI接口要求作为目标的设备至少需要47条引脚，而作为主设备至少需要49条引脚。PCI设备引脚如下图3-2所示，利用这些信号便可处理数据、地址、实现接口控制、仲裁及系统功能。
图3-2PCI设备引脚
★ 系统控制：
CLK: PCI时钟，上升沿有效
RST#：Reset信号
★ 传输控制：
FRAME#：标志传输开始与结束
IRDY#：Master 可以传输数据的标志
DEVSEL：当Slave发现自己被寻址时置成低电平应答
TRDY#：Slave可以传输数据的标志
STOP#：Slave主动结束传输数据的信号
IDSEL：PCI配置读写有效信号
★ 地址与数据总线：
AD[31:0]：地址/数据分时复用总线
C/BE#[3:0]：命令/字节使能信号，数据线上传送地址时作为总线控制命令，在AD[31:0]传输数据时，作为数据使能，CBE0#为AD[7:0]的使能，CBE#3为AD[31:24]的使能。
PAR：奇偶校验信号
★ 仲裁信号：
REQ#：Master用来请求总线使用权的信号
-
STM32以太网的数据传输技术...
-
VHDL基于Xilinx507开发板的高...
-
高速FPGA平台图像采集程序设计
-
FPGA的PXI总线多通道高速采集卡设计
-
高速DPS数字图像处理平台采集程序设计+程序
-
基于ARM和GPRS的无线数据传输系统设计
-
PCI9812高速数据采集系统的...
杂拟谷盗体内共生菌沃尔...
酸性水汽提装置总汽提塔设计+CAD图纸
电站锅炉暖风器设计任务书
当代大学生慈善意识研究+文献综述
乳业同业并购式全产业链...
十二层带中心支撑钢结构...
大众媒体对公共政策制定的影响
java+mysql车辆管理系统的设计+源代码
河岸冲刷和泥沙淤积的监测国内外研究现状
中考体育项目与体育教学合理结合的研究