CPLD测量频率的电路与软件(2)

菜单

结论 28

致谢 29

参考文献 30

1 绪论

1.1 测频方法概述

在电子测量技术中，测量频率是最基本的测量之一，也是最重要的测量之一。当今社会电子技术迅速发展，高精度的频率测量被导航，空间技术，通讯，工业生产，交通，科研，天文学以及计量学等领域广泛需求。而利用数字电路测量频率具有精度高，测量迅速，以及便于实现测量过程自动化等一系列突出优点，是如今测量频率技术的一个普遍趋势。

而频率测量所能达到的精度，主要取决于作为标准频率源的精度以及所使用的测量设备和测量方法。目前，国内外使用的测频的方法有很多，有直接测频法、内插法、游标法、时间-电压变化法以及相桥比较法等等。直接测频的方法较简单，但精度不高。内插法和游标法都是采用模拟的方法，虽然精度提高了，但是电路设计却很复杂。时间-电压变化法是利用电容的充放电时间进行测量，由于经过A/D转换，速度较慢，且抗干扰能力较弱。多周期同步法是精度较高的一种。为了进一步的提高精度，通常采用模拟内插法或游标法与多周期同步法结合使用，虽然精度有了进一步的提高，但始终未解决士1个字的计数误差，而且这些方法设备复杂，不利于推广。频率误差倍增法可以减小计数器的士1个字的误差，提高测量精度。但用这种方法来提高测量精度是有限的，因为如要得到2x10-13的测量精度，就要把被测频率倍增到5000MHz，这无论是对倍频技术，还是对目前的计数器都是很难实现的。频差倍增—多周期法是一种频差倍增法和差拍法相结合的测量方法。这种方法是将被测信号和参考信号经经频差倍增使被测信号的相位起伏扩大，在通过混频器获得差拍信号，用电子计数器在低频下进行多周期测量，能在较少的倍增次数和同样的取样时间情况下，得到比测频法更高的系统分辨率和测量精度。但是仍然存在着时标不稳而引入的误差和一定的触发误差。

以上只是对现存的几种主要的测频方法的概述，很显然从以上的分析中知道:不同的测频方法在不同的应用条件下是具有一定的优势的，而在本论文中，我主要在多周期同步法的基础上，采用了全同步的测频方法。主要是消除了士1个字的对时标信号的计数误差，而且在CPLD芯片上实现，具有很大的优势。

1.2 CPLD发展现状

CPLD即复杂可编程逻辑器件，CPLD适合用来实现各种运算和组合逻辑。一个CPLD内等于包含了数个的PAL（可编程阵列逻辑），各PAL（逻辑区块）间的互接连线也可以进行程序性的规划、烧录，CPLD运用这种多合一的整合作法，使其中一个就能实现数千个逻辑门，甚至数十万个逻辑门才能构成的电路。

CPLD主要是由可编程逻辑宏单元MC围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。

20世纪70年代，最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成，因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。