- 上一篇：AT89C51单片机多功能数字时钟的设计+源程序
- 下一篇：BPA与PSSE数据转换接口程序的开发
图2-2 IC卡电路
2.2.2 ZLG500A MF卡读卡模块
（1） ZLG500A MF卡读卡模块的特征
1）为四层电路板设计,双面表贴；
2）EMC性能优良,采用最新的PHILIP高集成ISO14443A读卡芯片MF RC500；
3）三线SPI接口，能与任何MCU接口；
4）控制线输出口；
5）无源蜂鸣器信号输出口能用软件控制输出频率及持续时间；
6）能读写RC500内EEPROM；
7）发光二极管指示模块当前状态；
8）可提供C51函数库。
（2） ZLG500A MF卡读卡模块的电气特性 表2-1：
表2-1 ZLG500AMF卡读卡模块电气特性
（3） ZLG500A MF卡读卡模块与单片机的接口描述（串行接口）
ZLG500模块可以方便的与任何MCU进行接口，如下图2-3所示为读卡模块和单片机的典型接口
图2-3读卡模块和单片机的典型接口
三线分别为片选SS 时钟线SCLK和数据线SDATA 主控制器的MCU和读卡模块内的MCU 通过此三线相连三根线上的实际电平是双方口线状态逻辑线与的结果。
（4） ZLG500三线串行读卡模块接口原理
接口空闲时主机SS=1 SCLK=0 SDATA=0 ，从机SS=1 SCLK=1 SDATA=0； 其中SS 和DATA 是双向的而时钟线SCLK是单向的，即时钟只能由主控制器产生。该信号必须严格遵守时序规范否则将出现通信错误，读卡模块必须释放该线SS为数据发送使能。若一方有数据要发送给另一方，则该方控制SS线为低并在发送结束后将该线置高。接收数据方不得控制该线，双方必须遵守通信协议不得同时控制该线。SDATA 为数据线，由数据发送端控制，数据接收端必须释放该线，该线在一次传输开始时还同时作为数据接收端的响应信号。
以下几个概念必须搞清楚:
1)数据发送器在一次传输中控制SS信号和写数据的一方；
2）数据接收器在一次传输中响应SS信号和读数据的一方；
3)MCU 外部控制器在一次数据传输中可以是数据接收器或发送器但必须产生
SCLK信号；
4)ZLG500 本模块在一次数据传输中可以是数据接收器或发送器但必须接收
SCLK信号。
（5） ZLG500时序图 MCU ZLG500数据的读、写
如图所示 无论数据传输的方向如何SPI线上信号的波形总是如图2-4：
图2-4 ZLG500时序图
由图中可以看出在SS为低的情况时钟和数据线上的信号才有效且在SCLK为低时SDATA 变化，在SCLK为高时SDATA应保持稳定。以上传输中从数据发送器请求开始至数据接收器响应的时间是不确定的，取决接收器内的MCU是否忙有必要设置一个看门狗定时器对数据接收器的响应进行监视，一旦接收器响应则MCU必须根数据传输的方向严格控制以下几个时间以确保数据传输无误：
T1—数据接收器响应至MCU 产生第一个SCLK上升沿的时间；
T2—两个字节传输之间SCLK低电平的持续时间；
T3—传输最后一个字节的最后一位的SCLK信号的上升沿至SS上升沿的时间；
TL—SCLK信号的高电平持续时间；
TH—SCLK信号的低电平持续时间。
在数据传输的不同方向时对时间T1—T3 TH 和TL都有各自不同的要求。
写数据MCU ZLG500过程中，除响应信号外三根线上的信号全由MCU产生，MCU在SS线上产生一个下降沿，发出请求数据传输的信号等待ZLG500响应后，本次数据传输开始。ZLG500将在SCLK为高时读取SDATA线上的数据，传输完毕后MCU应在SS线上产生一个上升沿结束本次传输。
-
AT89S52单片机MF-RC500的射频...
-
MEMS微机电技术三维磁罗盘误差补偿算法研究
-
16位飞思卡尔单片机视觉导...
-
基于USB-4711A接口板卡几种典型控制系统的设计
-
Hypermesh+UG轻卡前桥的建模与有限元分析
-
80C196MC微机控制的SPWM与电...
-
硅微机械陀螺仪自激驱动...
乳业同业并购式全产业链...
酸性水汽提装置总汽提塔设计+CAD图纸
java+mysql车辆管理系统的设计+源代码
中考体育项目与体育教学合理结合的研究
河岸冲刷和泥沙淤积的监测国内外研究现状
当代大学生慈善意识研究+文献综述
电站锅炉暖风器设计任务书
大众媒体对公共政策制定的影响
杂拟谷盗体内共生菌沃尔...
十二层带中心支撑钢结构...