MSEL        0表示主动串行模式，1表示被动串行模式
CLKX    输入    时钟引脚与全局时钟缓冲器链接
FUSE_CLK    输入    Efuse编程时钟
TCK    输入    TCK输入边界扫描时钟
TDI    输入    边界扫描数据输入
TDO    输出    边界扫描数据输出
TMS    输入    边界扫描模式选择
nCONFIG    输入    片选全局复位输入，低电平有效
XIN    输入    外部晶体输入
XOUT    输出    输出至晶体
RTCXI    输入    RTC 32K时钟外部晶体输入
RTCOUT    输出    32K晶体时钟输出
VCCRTC        RTC电压：2.0-3.3V
GNDRTC        RTC接地
VCCIO        I/O驱动电压输入
VCCINT        数字内核电压：1.1V
VCCAPLL        模拟锁相环电压：1.1V
VDDQ        Efuse编程电源
GND        数字地
其I/O引脚功能如下表所示：表1 I/O引脚分配图
其中，应该注意的是：
1.VCCIO_0和VCCIO_2供电必须为 3.3V。
    2.VDDQ应连接至CME JTAG10针接插件的第6个引脚并使用1K的电阻器，以确保信号能下拉至GND，从而对Efuse进行编程。 FUSE_CLK应连接至CME JTAG10针接插件的第8个引脚。          
3    主控电路设计
LED驱动电路除了要满足安全要求外,另外的基本功能应有两个方面：
一是尽可能保持恒流特性,尤其在电源电压发生±15%的变动时,仍应能保持输出电流在±10%的范围内变动.用LED作为显示器或其他照明设备或背光源时,需要对其进行恒流驱动,主要原因是: 1、避免驱动电流超出最大额定值,影响其可靠性. 2、获得预期的亮度要求,并保证各个LED亮度、色度的一致性。二是驱动电路应保持较低的自身功耗，这样才能使LED 的系统效率保持在较高水。
LED驱动电路的系统总框图，如图2.1所示。系统由6个部分组成：芯片供电模块、接口模块、锁相环模块、实时时钟模块和有源晶振模块。
图3  系统总框图3.1    JTAG设计
     JTAG(Joint Test Action Group；联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Port；测试访问口）通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmer，在系统编程），对FLASH等器件进行编程。
JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程。
具有JTAG口的芯片都有如下JTAG引脚定义：
TCK——测试时钟输入；
TDI——测试数据输入，数据通过TDI输入JTAG口； 国产FPGA在LED驱动上的开发及应用+原理图+PCB图(5):http://www.751com.cn/zidonghua/lunwen_5622.html