• PLL 输出： CO0，CO1，CO2，CO3
CME-M5系列PLL支持两种反馈模式。每种模式都允许时钟乘除法运算和相位偏移。设置operation_mode 参数可控制这两种模式。本次设计，我们用到的是外部反馈模式，在外部反馈模式下，外部反馈输入引脚（fbclkin）从时钟输入引脚或PLL 输出0 输入进来。这种模式， 可去掉器件之间的时钟延迟和偏移。PLL 输出0 作fbclkin 反馈信时钟见图 3.2.2，CLK0~3/CLK4-7 时钟引脚作fbclkin 反馈时钟见图图7所示。
图7 PLLclk0反馈
图8 时钟引脚 clk0~3/clk4~7 反馈信号
根据芯片此特性，本设计使用外部晶体输入的方式来控制PLL反馈，其基本电路图为：
图9 PLL电路原理图
Y1为20MHz晶振，其作用是震荡产生脉动波形，为主电路提供脉冲源，2个22pf电容的作用是滤掉偕波使主电路能稳定工作。电阻的作用是用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀，这将引起频率的上升。
3.3 有源晶振电路设计
在电子学上，通常将含有晶体管元件的电路称作“有源电路”.有源晶振有4只引脚是一个完整的振荡器，里面除了石英晶体外，还有晶体管和阻容元件。有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使 用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，价格相对较高。对于时序要求敏感的应用，还是有源的晶振好，因此可以选用比较精密的晶振，甚至是高档的温度补偿晶振。有些DSP内部没有起振电路，只能使用有源的晶振，如TI的6000系列等。有源晶振相比于无源晶体通常体积较大，许多有源晶振是表贴的，体积和晶体相当，有的甚至比许多晶体还要小。
有源晶振是用石英晶体组成的，石英晶片之所以能当为振荡器使用，是基于它的压电效应：在晶片的两个极上加一电场，会使晶体产生机械变形；在石英晶片上加上交变电压，晶体就会产生机械振动，同时机械变形振动又会产生交变电场，虽然这种交变电场的电压极其微弱，但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率（由晶片的尺寸和形状决定）相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。压电谐振状态的建立和文持都必须借助于振荡器电路才能实现。
石英晶体振荡器的频率稳定度可达10^-9/日，甚至10^-11。例如10MHz的振荡器，频率在一日之内的变化一般不大于0.1Hz。因此，完全可以将晶体振荡器视为恒定的基准频率源（石英表、电子表中都是利用石英晶体来做计时的基准频率）。从PC诞生，主板上一直都使用一颗14.318MHz的石英晶体振荡器作为基准频率源。主板上除了这颗14.318MHz的晶振，还能找到一颗频率为32.768KHz的晶振，它被用于实时时钟（RTC）电路中，显示精确的时间和日期.有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压,其原理图为：
图10 有源晶振电路原理图
3.4 RTC电路设计
实时时钟的缩写是RTC(Real_Time Clock)。RTC 是集成电路，通常称为时钟芯片。RTC通常情况下需要外接32.768kHz晶体，匹配电容、备份电源等元件。RTC除了I/O口的定位不同，还有功能上的区别，比如与MCU的接口，现在常用的是I2C接口（距离短，可以与其他器件共用）还有RAM的数量、静态功耗大小、中断的数量，特别是精度的区别。 RTC的精度可以说与温度有很大的关系，而温度会影响晶体的频率。所以就产生实时时钟的衍生产品：时钟模块（内置晶体、电容、电池等等），其精度可保持在每天误差小于0.50秒。但时钟模块相比时钟芯片而言会高出许多。RTC最重要的功能是提供到2099年内的日历功能，对于时间来说，无论快慢都是误差，而匹配电容在RTC的外围器件上起到非常重要的作用，它可以适当修正晶体与RTC之间匹配问题。特别是像H1208这样的RTC，把匹配电容内置，这样就可以保证RTC精度的一致性，不会出现有的RTC走得快，有些又走得慢。许多实时时钟以石英晶体谐振器为其时脉的来源，不过有些则是利用交流电源的频率。若使用石英晶体谐振器，多半谐振器的频率会和石英钟中的谐振器频率相同，为32.768 kHz.。此频率恰为每秒2的15次方次，方便配合简单的二进制计数器一起使用。 国产FPGA在LED驱动上的开发及应用+原理图+PCB图(7):http://www.751com.cn/zidonghua/lunwen_5622.html