基于FPGA平台的FIR滤波器设计(4)

论频谱波形，验证设计的正确性。

IV、使用 Quartus II 软件为平台，以 VHDL 语言编写单元电路，并仿真波形。 V、设计 DDS 来产生适合 FIR 滤波器电路工作的波形以及分频器产生 FIR 滤波器

电路的工作时钟。

VI、使用 Quartus II 自带的 IP 核和 DSP builder 直接得出设计程序，通过下载到 FPGA 平台上与自己设计的对比，分析系统的优缺点。

2 FIR 数字滤波器的原理及设计

2.1 数字滤波器

数字滤波器是通过对输入信号频谱的相位和幅度进行增大或衰减已达到滤波的目的。通常的数字滤波器是一个线性时不变系统（linear time-invariant ,LTI），输入信号进入到滤波器系统后经过一个卷积变化过程，得到输出信号，即为系统输出

响应信号。线性系统卷积函数表达式为 y(t) x(t)*h(t) ,其中 x(t) 为输入信号，h(t) 为系统冲击响应，y(t) 是卷积信号输出。其具体的卷积表达式为（ n 为数字系统的阶数）