- 上一篇：虚拟现实技术国内外研究现状分析
- 下一篇：分频器的研究现状综述和参考文献
频率合成器的研究现状频率合成器是将一个高精确度和高稳定度的标准参考频率，经过混频、倍频与分频等对它进行加、减、乘、除的四则运算，最终产生大量的具有同样精确度和稳定度的频率源[2]。频率合成器的实现方式一般分为三种：直接（Direct）频率合成器、查表型（Look-Up-Table, LUT）频率合成器和基于锁相环（Phase Locked Loop, PLL）的频率合成器。64790
直接频率合成器可分为相干和非相干两类，前者是将多个非相干的频率进行混频从而得到多个所需频率，后者是通过混频、倍频、分频的方式从单个频率源得到多个频率。直接频率合成器的输出频率稳定度和纯度由参考频率源所决定的，其优点在于实现原理和结构简单，频率跳变由开关选择控制，速度快。但所用的元件较多，成本较高，元件间的信号耦合较为严重，会直接影响输出频谱的纯净度，且对参考时钟信号源的性能要求较高。
查表型频率合成器约在1970年被提出，它利用存储的数字采样序列插值从而还原成连续信号输出，其特点在于反应快、频率分辨率小。但由于这种结构的频率合成器受到模数转换速率的限制，因而不适合高频应用。论文网
基于锁相环的频率合成器采用负反馈环路，使得输出频率的相位分量跟踪频率源，进而实现倍频的功能。由于PLL型频率合成器工作频率高，相位噪声低，易于在片集成，近年来被广泛应用。虽然基本的锁相环型频率合成器结构很少变动，但在工艺、电路设计技术和性能方面，一直给设计者提出挑战，例如：相位噪声的改善，低功耗的实现，集成度的提高等。2002年至2011年PLL型频率合成器文献调查一览表如表1-1所示。
表1-1 2002年至2011年PLL型频率合成器文献调查一览表
文献 年份 电源/
功耗 工艺/
面积 应用 频率范围 相位噪声
[3] 2002 2 V/
60 mW 0.35 μm /
5 mm2 PCS, CDMA 0.86-1.1 GHz -104 dBc/Hz@100 kHz
[4] 2003 1.5 V/
7 mW 0.13 μm /
0.02 mm2 Clcok Generation 30-650 MHz NA
[5] 2004 3.3 V/
49 mW 0.35 μm /
3.7 mm2 Wireless LAN 2.4-2.5 GHz -97 dBc/Hz@1 MHz
[6] 2005 1.8 V/
57 mW 0.18 μm /
0.8 mm2 MB-OFDM UWB 6.3-9 GHz -110 dBc/Hz@1 MHz
[7] 2007 1.8 V/
37 mW 0.18 μm /
NA Bluetooth 2.4-2.5 GHz -101 dBc/Hz@100 kHz
[8] 2008