毕业论文

打赏
当前位置: 毕业论文 > 自动化 >

基于FPGA的全同步数字频率计设计+仿真图(3)

时间:2019-10-21 20:54来源:毕业论文
第一种测频方法是由电路的某种频率响应特性,它的组成由谐振测频法和电桥测频法:电桥测频法是测量低频段的,而谐振测频法是用来测量微波频段或者


    第一种测频方法是由电路的某种频率响应特性,它的组成由谐振测频法和电桥测频法:电桥测频法是测量低频段的,而谐振测频法是用来测量微波频段或者高频段的。他们的优点是不用电源,体积小还有重量比较轻。
    第二种是运用一个标准频率作为参考,将需要测量的频率跟它进行对比。采用这种方法测量,使用的标准频率越准,它所测得的频率也越准确。这种方法可以运用在示波器,拍频法以及差频法。如果是高频,则采用差频法,如果是低频,则采用前面两段。它的的特点是灵敏度比较高 [1] 。
    上面的两种方法一般用于模拟电路,但是由于频率计采用模拟电路的话不稳定性比较高,所以现在大部分运用的是数字电路。
     通过高稳定性的时钟信号与被测信号的频率进行比较,这就是数字频率计的基本原理。在单位时间内测量信号的脉冲个数,若设定的单位时间宽度较大,则每次测量的时间间隔会比较大,若单位时间设定较小,则测量值更新较快,测量值波动较大,影响其精确度。
    常用的数字频率测量法包括直接测频法、周期测频法以及等精度测量法。以上这些方法都会存在±1的计数误差,在测计期内直接频测法有±1计数误差,周期法和等精度测量法是±1计时误差,由于这些误差的存在,使得测量的准确度大大的降低了,所以这些频测法无法成为主流[2]。
软件方面:采用Verilog HDL语言对数字频率计的一些模块进行编程。还有的一些模块可以由QuartusII软件中的宏模块进行设计。设计好电路以后将各个模块编译下载到FPGA中进行验证。这样可以大大缩短设计的流程,降低了设计的难度,并且大大缩小了硬件体积,减少了系统的不稳定性。在设计电路模块上,如果发生了错误,可以不用改变硬件电路,可以在VerilogHDL编程程序来进行修改,在这个编程程序上还可以增加器件的功能引脚,满足用户的不同需要,这样就大大了增加了软件的实用性,可以让芯片能够重复使用了。大大增加了设计的集成度,设计者在开发上用到的时间也会更加少了。
1.5 QuartusII的软件介绍
QuartusII是Altera公司研发的在FPGA和CPLD内的软件,用于对FPGA和CPLD进行编程等作用,在QuartusII内还可以进行编译仿真,这样就能方便我们修改和试验。也大大的增加了芯片的使用率,不会使芯片成为一次性使用工具。综上,QuartusII具有完善的可视化设计环境。
QuartusII的适应范围比较广,可以在很多操作系统上进行使用,它拥有着完美的用户界面设计方式,能够使我们对设计的编程更加简洁明了和方便。在QuartusII里还可以进行各种模块的调用,这样使我们的设计更为方便,加快了我们的设计速度,并且各个模块的调用十分全面。能适应用户需要的各种要求。值得一说的是QuartusII中的原理图的界面,它采用点阵的形式使得我们对于各个元件之间的距离把握的十分精确。QuartusII的一般流程为:程序输入、模块编译、软件仿真、设计下载、在线测试。这些步骤以进行修改,这样就可以避免对于芯片的破坏。在这些步骤中,输入是首要步骤,也是全部的关键部分,当设计出来的程序和原理图进行编译时,可能会出现错误,这时你只需要将设计的程序和原理图进行修改然后重新进行编译,当编译成功时,就可以进行仿真下载了。这大大的减少了我们的工作量。使得我们能够快速的完成我们的设计。
2  基于FPGA的系统设计
2.1  EDA技术
     当今时代,数字化和信息化已经深入家庭中了。各种各样的数字产品随处可见,这些产品更新换代的速度也随着人类对数字产品的需求增高而增加,使这些数字产品一直进步的动力就是设计技术和芯片的发展。 基于FPGA的全同步数字频率计设计+仿真图(3):http://www.751com.cn/zidonghua/lunwen_41190.html
------分隔线----------------------------
推荐内容