- 上一篇：52单片机基于GSM短信模块的家庭防盗报警系统设计+电路原理图
- 下一篇：OFDM系统峰均比降低算法的研究+Matlab仿真
使频率控制字逐渐加大，频率控制字为42H时的正弦波仿真图如图14所示。
图14 频率控制字为42H时的正弦波仿真图
由上面两个仿真图可知，频率控制字由23H增加到42H时，频率变化的速度加快了。继续使频率控制字加大，频率控制字为5CH时的正弦波仿真图如图15所示。
图15 频率控制字为5CH时的正弦波仿真图
尽管这些正弦波形的时序仿真图是局部的，但是也能看出DDS信号发生器的部分性能。随着频率字FWORD从23H到42H再到5CH的逐渐加大，ROM表中数据输出的速度和FOUT输出数据的速度有很大的不同，即都逐渐的加快。随着频率控制字的逐渐加大，其频率变化的速度也逐渐加快。该时序仿真结果表明了设计的信号发生器具有频率可调的功能。
设计中ROM的数据是正弦波数据。由仿真结果可知，改变频率控制字，也即改变了波形的周期，就可得出所需要的任意频率波形。如果改变ROM中的数据，就可以实现任意波输出。
7. 结束语
论文介绍了基于FPGA的DDS信号发生器的设计，详细介绍了DDS技术的工作原理、技术参数和基本结构。设计分为硬件电路设计和模块化的软件设计。运用Ouartus II软件中的原理图输入法并结合文本输入法，采用VHDL编程语言，实现了一个能够产生正弦波、方波等标准波，并且只要改变FPGA中ROM的数据，就可以产生任意波形的频率可调的DDS信号发生器。经过时序仿真，输出的波形性能较好，控制灵活，并且达到了技术的要求。还可以根据需要方便地实现各种比较复杂的调相和调幅功能。
该信号发生器的FPGA主控芯片选用Altera公司生产的FPGA器件Cyclone III系列芯片EP3C5E144C8，该芯片支持系统现场修改和调试，性能也能满足绝大多数系统的技术要求。将DDS设计嵌入到FPGA芯片构成的系统中，会有很高的性价比。具有结构简单、在线更新和成本低等优点。输出经过了时序仿真，输出波形性能良好，控制灵活。也表明了本次用FPGA来设计DDS信号发生器的可靠性和可行性。