- 上一篇：基于LabVIEW的波形发生器和网络监控软件设计
- 下一篇：基于FPGA的UART设计+文献综述
用SOPC Builder系统综合软件选取以下几个模块，并定制他们的功能。
（1）CycloneII系列FPGA，本次使用的型号为EP2C35F672
（2）Lan91C111，提供与外部控制芯片的接口。
（3）onChip_memory，提供系统内存。
（4）PIO，读写的数据交换模式 。
（5）JTAG，添加后方便后期调试[2]。
CPU中需要设置的地方：
图5.1 NIOSII配置
在这里要设置复位地址和异常地址并且选择合适的NIOSII核心。Nios II系列包括3种产品，分别是：Nios II/f（快速）——最高的系统性能，中等FPGA使用量；Nios II/s（标准）——高性能，低FPGA使用量；Nios II/e(经济)——低性能，最低的FPGA使用量。这3种产品具有32位处理器的基本结构单元——32位指令大小，32位数据和地址路径，32位通用寄存器和32个外部中断源；使用同样的指令集架构（ISA），100%二进制代码兼容，设计者可以根据系统需求的变化更改CPU，选择满足性能和成本的最佳方案，而不会影响已有的软件投入。
SOPC中LAN91C111的IP核，可以添加进去，Verilog代码如下：