- 上一篇：基于DSP的图像点运算的研究+文献综述
- 下一篇：拖线阵声纳阵形估计方法研究+文献综述
( 4 )有着出错处理/回复机制；
( 5 )与Pc机的即插即用的体系结构的一致性；
( 6 )价格低廉；
1.2 论文主要工作
本文的主要内容包括硬件与软件两个方面，硬件部分主要实现了CY7C68013A与SCA100T通信，数据采样，外围电路等的设计。软件编程主要由两部分组成，一是CY7C68013A与上位机通信，7C68013A与SCA100T的通信。二是用户界面设计。最后，对本文进行了总结，并指出了系统可以改进的地方。
本文结构：
第一章 绪论 ：介绍倾角测量系统的技术背景与研究现状，提出本文设计思路，介绍本文的主要工作。
第二章 系统设备与通讯原理研究：包括7C68013A与SCA100T的性能特点与ＳＰＩ总线说明。
第三章 系统硬件设计：给出系统总体结构图；选取SCA100T的工作方式与传输方式；进行ＵＳＢ接口电路设计。并绘制电路图。
第四章 应用程序设计：按照应用程序的功能描述程序的详细设计，包括固件程序设计与用户程序设计两部分。
第二章 系统设备与通讯原理研究
2.1 CY7C68913a 说明
CY7C68013a是Cypress Semiconductor公司的EZ－USB FX2单片机。该单片机是一个带USB2.0内核、8051兼容的单片机。
Cypress Semiconductor公司的EZ－USB FX2是世界上第一款集成USB2.0的微处理器，它集成了USB2.0收发器、SIE（串行接口引擎）、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到56Mbytes/s，即USB2.0允许的最大带宽。在FX2中，智能SIE可以硬件处理许多USB1.1和USB2.0协议，从而减少了开发时间和确保了USB的兼容性。GPIF（General Programmable Interface）和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。[3]
2.1.1 CY7C68013特性
USB2.0收发器、SIE（串行接口引擎）和增强性8051微处理器；
软件运行：8051程序从内部RAM开始运行，可以借助下列几种方式进行程序装载：
（1）通过USB下载；
（2）从EEPROM中装载；
（3）通过外部存储器设备。
通用可编程接口（GPIF）
（1）可以直接连接到并口，8位和16位；
（2）可编程波形描述符和配置寄存器；
（3）支持多个Ready输入和Control输出。
集成标准8051内核，且具有下列增强特性：
（1）可以达到48MHz时钟；
（2）每条指令占四个时钟周期；
（3）两个USARTs；
（4）三个定时/计数器；
（5）扩展的中断系统；
（6）两个数据指针。
CY7C6803a 逻辑方框图 图 2-1 CY7C6803a 逻辑方框图
赛普拉斯半导体公司（赛普拉斯）的 EZ-USB FX2LP™(CY7C68013A/14A) 是高集成、低功耗 USB 2.0 微控制器EZ-USB FX2™ (CY7C68013) 的一个低功耗版本。通过将 USB
2.0 收发器、串行接口引擎 (SIE)、增强型 8051 微控制器，以及可编程外设接口集成到一个芯片中，赛普拉斯研发出一个极具成本优势的解决方案，不仅能在极短时间内完成从立项到投放市场的过程，而且其低功耗特点使得总线供电应用成为可能。FX2LP 的创新型体系架构让数据传输速率达到每秒 53 MB 以上，即可允许的最大 USB 2.0 带宽，而为此所使用的仍然是放在如 56 VFBGA (5mm x 5mm) 一样小的封装中的低成本 8051 微控制器。由于集成了 USB 2.0 收发器， FX2LP 更为经济，与使用 USB 2.0 SIE 或外部收发器的情况相比，可提供占据空间更少的解决方案。借助 EZ-USB FX2LP，赛普拉斯的智能 SIE 可处理硬件方面的大多数 USB 1.1 和 2.0 协议，从而减轻了嵌入式微控制器的负担，使其得以处理应用程序特定的功能，并缩短开发时间以确保 USB 兼容性。通用可编程接口 (GPIF) 和主 / 从端点 FIFO（8 位或 16 位数据总线）为 ATA、UTOPIA、EPP、PCMCIA 等主流接口和大多数DSP/ 处理器提供了简易的无胶合接口。FX2LP 的耗电量小于 FX2 (CY7C68013)，而片上代码 / 数据 RAM是后者的两倍，并且其适用性、外观和功能均与 56、100 和 128引脚 FX2 兼容。此系列包含五种封装：56VFBGA、56 SSOP、56 QFN、100TQFP 和 128 TQFP。[5]