- 上一篇：基于FPGA的脉冲信号发生器设计
- 下一篇：可变增益放大器与滤波器设计+文献综述
本次设计中结合了第二和第三种方案的优点。首先，选用视频处理专用芯片ADSP-BF531作为视频字符叠加的核心来完成对视频字符叠加的信号处理；其次，通过可编程逻辑器件FPGA来实现对数据的控制等。
1.3 论文内容与结构安排
本课题研究的是基于FPGA的多路视频字符叠加的实现。本文的工作有：
（1）学习了电视原理的相关知识。FPGA的点灯实验，FPGA的叠字程序，利用FPGA与DPRAM共同完成字符的叠加，以及程序的调试。（2）学习了STM32系列的相关知识。完成了ARM的点灯实验和RTC的功能。（3）将FPGA和ARM通信，并将字库放入FLASH，调用FLASH中的字库，通过ARM控制，将16*16点阵传输给FPGA。（4）熟悉MFC的函数，编写MFC程序。（5）将整个模块系统地拼接起来，完成最终便捷的字符叠加。
全文的结构安排如下：
第一章介绍本课题设计的背景意义、发展概括、主要技术手段和途径。第二章介绍了电视原理的相关知识，在此课题中，要将视频信号的同步信号分离出来，在行场扫描的同时，将字符点阵在合适的位置叠加。第三章讨论系统的总体框图，设计了以ACTEL FPGA和STM32系列的ARM为核心、基于FLASH的字库点阵存储和由DPRAM构成的数据存储模块。第四章讲述了FPGA、ARM和其他主要器件的功能和原理。第五章完成了系统的软件设计，介绍通过FPGA和DPRAM实现字符叠加的工作原理，解决了行场同步信号分离器输出信号的去抖动问题。并给出了效果图。第751章介绍STM32系列的ARM的点灯程序以及RTC的程序。第七章介绍了对整个系统进行调试的过程，讨论了在此过程中遇到的问题以及解决的途径，最终实现了视频字符叠加，并给出了效果图。
2 字符叠加系统设计
2.1 引言
本章主要讨论本课题系统框图的设计。首先进行系统框图的设计，完成系统的总体结构；然后依次设计视频处理、数据存储、控制、字符叠加四个模块。最终完成系统的硬件设计。
2.2 系统框图设计
本系统主要由Actel的FPGA、串行FLASH以及控制器件ARM组成。摄像头提供视频信号，LM1881提供行场分离信号，ARM提供所要叠的字、时间以及位置的命令，由FPGA来检测控制输出的位置，FPGA输出的字符信号与摄像头输出的视频信号进行叠加，最终实现字符视频叠加显示的功能。 视频采集是通过摄像头提供画面，数据存储通过FLASH存储字库以及FPGA内部的DPRAM，字符叠加通过ARM控制FPGA叠的字符和时间以及相应位置。视频处理通过LM1881行场同步信号分离器件完成。图2-1是系统框图，图2-2是按照图2-1设计出来的PCB板。
图2-1系统框图
图2-2 PCB板
2.3 系统应用优势和场合
1）整个系统比专用芯片更加便宜，达到高性价比的特点[8]；
2）本系统核心器件采用Actel的FPGA器件，加密性好，安全，并且适应于工业控制等恶劣环境中。系统演示图如图2-3。
图2-3系统演示图
3）采用FPGA+ARM+FLASH的设计具有灵活多变的特点，可以根据用户的需要来实现各种功能。
4）字库比较全面，FLASH存储容量比较大，可以根据用户需求增加各种叠加内容。
5）具有记忆功能，可以记忆断电前叠加的字符时间以及坐标。
6）可应用于各种需要摄像头监控与现实的场合，例如：银行、商店、公司、公交车等。
2.4 本章小结
本章主要给出了理论和实际的系统框图，以及PCB板。详细地讨论了该系统是如何工作的，从视频采集、视频处理到数据存储和字符叠加，清晰明朗。最后讨论了此系统的优势。
3 系统硬件设计