- 上一篇：AT89C51单片机的16*16LED广告屏设计
- 下一篇：SVPWM风电并网逆变器电能质量分析与仿真
-55 1111 1100 1001 0000 FC90H
4) CRC的产生
在64 b ROM的最高有效字节中存储有循环冗余校验码（CRC）。主机根据ROM的前56位来计算CRC值，并和存入DS18B20中的CRC值做比较，以判断主机收到的ROM数据是否正确。
另外，由于DS18B20单线通信功能是分时完成的，它有严格的时隙概念，因此读写时序很重要。系统对DS18B20的各种操作按协议进行。操作协议为：初使化DS18B20（发复位脉冲）→发ROM功能命令→发存储器操作命令→处理数据。
2.2.2 DS18B20工作原理
(1) DS18B20的工作时序
根据DS18B20的通讯协议，主机控制DS18B20完成温度转换必须经过三个步骤：
1) 每一次读写之前都必须要对DS18B20进行复位；
2) 复位成功后发送一条ROM指令；
3) 最后发送RAM指令，这样才能对DS18B20进行预定的操作。
复位要求主CPU将数据线下拉500微秒，然后释放，DS18B20收到信号后等待15～60微秒左右后发出60～240微秒的存在低脉冲，主CPU收到此信号表示复位成功。其工作时序包括初始化时序、写时序和读时序，具体工作方法如图2.11，图2.12，图2.12所示。
a.初始化时序 图2.11 初始化时序
总线上的所有传输过程都是以初始化开始的，主机响应应答脉冲。应答脉冲使主机知道，总线上有从机设备，且准备就绪。主机输出低电平，保持低电平时间至少480us，以产生复位脉冲。接着主机释放总线，4.7KΩ上拉电阻将总线拉高，延时15～60us，并进入接受模式，以产生低电平应答脉冲，若为低电平，再延时480us。
b.写时序 图2.12 写时序
写时序包括写0时序和写1时序。所有写时序至少需要60us，且在2次独立的写时序之间至少需要1us的恢复时间，都是以总线拉低开始。写1时序，主机输出低电平，延时2us，然后释放总线，延时60us。写0时序，主机输出低电平，延时60us，然后释放总线，延时2us。
c.读时序 图2.13 读时序
总线器件仅在主机发出读时序是，才向主机传输数据，所以，在主机发出读数据命令后，必须马上产生读时序，以便从机能够传输数据。所有读时序至少需要60us，且在2次独立的读时序之间至少需要1us的恢复时间。每个读时序都由主机发起，至少拉低总线1us。主机在读时序期间必须释放总线，并且在时序起始后的15us之内采样总线状态。主机输出低电平延时2us，然后主机转入输入模式延时12us，然后读取总线当前电平，然后延时50us。
（2）ROM操作命令
当主机收到DSl8B20 的响应信号后，便可以发出ROM 操作命令之一，这些命令如表2-4。
表2-4 ROM操作命令
指令 约定代码 功 能
读ROM 33H 读DS18B20 ROM中的编码
符合ROM 55H 发出此命令之后，接着发出64位RO编